• 한국진공학회지
• /
• 제9권3호
• /
• pp.227-232
• /
• 2000

광소자와 마이크로파 유전체 소자 및 절연 산화막으로의 응용을 위한 $MgTiO_3$ 박막을 펄스레이저 증착법을 이용하여 다양한 기판 위에서 증착하였다. 사파이어 기판에(c-plane Sapphire) 성장된 $MgTiO_3$ 박막은 에피텍셜 성장(epitaxial growth)이 되었으며, $SiO_2$/Si 및 Pt/Ti/$SiO_2$/Si(plantinzed silicon)기판 위에 성장된 $MgTiO_3$ 박막의 경우, 기판과 관계없이 c축 방향으로 배향(oriented)되었다. 사파이어 기판 위에 증착된 $MgTiO_3$ 박막은 가시영역에서 투명하였으며, 약 290 nm 파장을 갖는 영역에서 급격한 흡수단을 보였다. 사파이어 기판 위에 성장된 박막의 AM(Atomic Force Microscopy)분석결과 약 0.87 nm rms roughness 값을 갖는 매우 평탄한 표면상태를 갖고 있음을 확인하였다. MIM(Pt/$MgTiO_3$/Pt) 구조의 캐패시터를 형성시켜 $MgTiO_3$박막의 유전특성 (dielectric properties)을 관찰하였는데, 펄스레이저 증착법으로 성장된 $MgTiO_3$ 박막의 유전율(relative dielectric constant)은 약 24.5였으며, 1 MHz에서 약 1.5%의 유전손실(dielectric loss) 값을 보였다. 또한 이때 $MgTiO_3$박막은 낮은 유전분산을 보였다.

• 한국정보통신학회논문지
• /
• 제11권12호
• /
• pp.2335-2342
• /
• 2007

최근에 레이저를 임상치료에 응용하는 사례가 증가하고 있다. 그러나 전기적 관점에서 레이저 자극이 경락에서 어떠한 전기적 반응을 유도할 수 있는지에 대한 연구가 미흡하고, 명확한 치료효과에 대한 임상보고가 발표되지 않고 있다. 본 논문에서는 레이저자극과 수기자극이 경락전위 형성에 미치는 영향을 비교 관찰하여 전기적 관점에서 침술과정 및 침술효과에 대한 객관적 근거를 제시하고자 하였다. 수양명대장경상의 삼간혈(LI3)을 각각 자극했을 경우, 삼간혈(LI3)과 합곡혈(LI4)에서의 전위변화를 측정하였다. 그 결과, 레이저 자극 시, 평균 피크전위는 $7.53{\pm}3.44{\mu}V$로 매우 낮게 나타났고, 자극전후 전위패턴에 차이가 없어서 레이저 자극에 대한 유효한 전기반응으로 간주하기 어렵다. 접지조건에 대한 수기자극에서는 평균피크전위가 $2.65{\pm}1.53mV$로 매우 높게 측정되었고, 개인별, 접지조건에 따라 전위크기와 패턴이 다양하게 나타나고 전위패턴은 주로 캐패시터의 충방전 전위와 매우 비슷하게 나타났다. 또한, 절연자침의 경우에서는 접지조건에 관계없이 평균 피크 전위가 $0.25{\pm}0.16mV$로 수기자극 전위에 비하여 매우 낮게 나타났으며, 이는 침자극에 대한 유효한 전기 반응으로 간주하기 어렵다. 따라서, 전기적 관점에서 침술과정과 침술효과는 시술자와 피시술자간의 생체이온전하의 이동에 의한 에너지 교감현상임을 확인하고, 수기자극은 경락의 전기반응을 유도하는 반면, 레이저 자극은 경락의 전기적 반응을 유도하기 어렵다는 것을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제29권2호
• /
• pp.99-105
• /
• 2022

칩사이즈가 작아짐에 따라 선폭 또한 미세화되면서 인터커넥션의 밀집정도가 증가하고 있다. 그로 인해 캐패시터 층과 전기전도층의 저항 차이로 인해 RC delay가 문제되고 있다. 이를 해결하기 위해서는 높은 전기전도도의 전극과 낮은 유전율의 유전체 개발이 요구된다. 본 연구에서는 PCB (Print Circuit Board)의 회로를 외부요인으로부터 보호하는 상용 PSR (photo solder resist)과 우수한 내열 및 저유전 특성을 보유한 PI (polyimide)를 혼합하여 저유전체 잉크 개발을 진행하였다. 그 결과 PSR과 PI를 10:3으로 혼합한 잉크가 가장 우수한 결과를 보였으며 20 GHz와 28 GHz에서 각각 유전 상수 약 2.6, 2.37을 보였고, 유전손실은 약 0.022, 0.016으로 측정되었다. 차후 어플리케이션 적용 가능성 검증을 위해 테프론에 제작된 다양한 선폭의 전송선로에 평가하였으며 그 결과, PSR만 사용했을 때보다 PI와 혼합한 저유전체 잉크를 사용한 전송선로의 손실이 S21에서 평균 0.12 dB 덜 감소한 결과를 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제24권2호
• /
• pp.139-145
• /
• 2024

본 논문에서는 VCO 이득(Kvco) 변화가 작은 현대 무선 통신 시스템의 핵심 구성 요소 중 하나인 전압 제어 발진기(VCO)의 설계를 제시하였다. 기존의 큰 Kvco 변화를 보상하기 위해 병렬 커패시터 뱅크 어레이가 있는 기존 LC-탱크에 직렬 배랙터 뱅크가 추가되었다. 또한 넓은 튜닝 범위를 유지하면서 우수한 위상 잡음 성능을 달성하기 위해 혼합 거친/미세 튜닝 방식(직렬 배랙터 어레이 및 병렬 커패시터 어레이)이 선택되었다. 스위치드 배랙터 어레이 뱅크는 추가 디지털 회로 없이 스위치드 커패시터 어레이에 대해 동일한 디지털 코드에 의해 제어됩니다. 1.2V의 낮은 전압에서 사용하기 위해 본 논문에서 제안된 전류 참조 회로는 공통 게이트를 보다 안전하게 제거한 안전성을 위해 전류 참조 회로를 사용하였다. TSMC 0.13 ㎛ CMOS RF 기술로 구현된 제안된 VCO는 9.6% 미만의 Kvco(VCO 이득) 변화로 4.4GHz에서 5.3GHz로 조정할 수 있다. 1.2V 공급에서 3.1mA를 소비하는 동안 VCO는 5.3GHz의 반송파에서 오프셋 1MHz에서 -120dBc/Hz 위상 잡음을 갖을 수 있었다.

• 한국재료학회지
• /
• 제5권1호
• /
• pp.42-54
• /
• 1995

$Ta_2O_5$박막은 고유전율의 특성으로 차세대 DRAM캐패시터 물질로 유망받고 있는 물질이다. 본 연구에서는 p-type(100)Si 웨이퍼 위에 열 MOCVD 방법으로 $Ta_2O_5$박막을 성장시켰으며 기판온도, 버블러 온도, 반응압력의 조업조건이 미치는 영향을 고찰하엿다. 증착된 박막은 SEM, XRD, XPS, FT-IR, AES, TEM, AFM을 이용하여 분석하였으며 질소나 산소 분위기의 furnace 열처리 (FA)와 RTA(Rapid Thermal Annealing)를 통하여 열처리 효과를 살펴보았다. 반응온도에 따른 증착속도는 300 ~ $400 ^{\circ}C$ 범위에서 18.46kcal/mol의 활성화 에너지를 가지는 표면반응 율속단계와 400 ~ $450^{\circ}C$ 범위에서 1.9kcal/mol의 활성화 에너지를 가지는 물질전단 율속단계로 구분되었다. 버블러 온도는 $140^{\circ}C$일때 최대의 증착속도를 보였다. 반응압력에 따른 증착속도는 3torr에서 최대의 증착속도를 보였으나 굴절율은 0.1-1torr사이에 $Ta_2O_5$의 bulk값과 비슷한 2.1정도의 양호한 값이 얻어졌다. $400^{\circ}C$에서 층덮힘은 85.71%로 매우 양호하게 나타났으며 몬테카를로법에 의한 전산모사 결과와의 비교에 의해서 부착계수는 0.06으로 나타났다. FT-IR, AES, TEM 분석결과에 의하여 Si와 $Ta_2O_5$ 박막 계면의 산화막 두께는 FA-$O_{2}$ > RTA-$O_{2}$ ~ FA-$N_{2}$ > RTA-$N_{2}$ 순으로 성장하였다. 하지만 질소분위기에서 열처리한 박막은 산소분위기의 열처리경우에 비해 박막내의 산소성분의 부족으로 인한 그레인 사이의 결함이 많이 관찰되었다.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.29-37
• /
• 1999

La 농도에 따른 PLT 박막을 sol-gel법으로 제작하여, La 농도가 PLT 박막의 전기적 특성에 미치는 영양을 조사하였다. La 농도가 5 mol%에서 28 mol%로 증가함에 따라 10KHz의 주파수에서 비유전률은 428에서 761로 증가하였고 유전손실은 0.063에서 0.024로 감소하였으며, 누설전류밀도는 150kV/cm의 전기장에서 6.96${\mu}A/cm^2$에서 0.79${\mu}A/cm^2$으로 감소하는 추세를 보였다. La 농도에 따른 PLT 박막의 이력곡선을 측정한 결과, La의 농도가 5mol%에서 28mol%로 증가함에 따라 잔류분극은 9.55${\mu}C/cm^2$ 에서 1.10${\mu}C/cm^2$ 으로 항전계는 46.4kV/cm에서 13.7kV/cm로 감소하였다. La 농도를 5 mol%에서 28 mol% 까지 변화시킨 PLT 박막에 대한 피로특성을 조사한 결과, La 농도가 증가할수록 피로특성이 현저히 개선됨을 알 수 있었다. 특히, La 농도가 28mol%인 PLT 박막의 경우, 상유전상을 가지며 5V에서 전하축적밀도와 누설전류밀도는 각각 134fC/${\mu}cm^2$과 1.01${\mu}A/cm^2$ 이었으며, La 농도가 10mol%인 PLT 박막은 6.96${\mu}C/cm^2$의 잔류분극과 40.2kV/cm의 항전계를 가졌다. 또한 ${\pm}5V$ 의 사각펄스를 $10^9$회 가한 후에도 잔류분극의 값이 약 20% 감소하는 비교적 우수한 특성을 나타내었다. 결론적으로, La이 10mol% 와 28mol% 첨가된 PLT 박막은 각각 NVFRAM과 차세대 DRAM 용 캐패시터 절연막으로 사용될 수 있는 매우 유망한 재료라 생각할 수 있다.

• 대한전자공학회논문지SD
• /
• 제47권9호
• /
• pp.14-23
• /
• 2010

본 논문에서는 유럽에서 사용되는 이동형 디지털 방송인 DVB-T/H 신호를 수신 및 신호처리 가능한 DVB-T/H SiP를 제작하였다. DVB-T/H SiP는 칩이 PCB 내부에 삽입될 수 있는 IC-임베디드 PCB 공정을 적용하여 설계되었다. DVB-T/H SiP에 삽입된 DVB-T/H IC는 신호를 수신하는 RF 칩과 어플리케이션 프로세서에서 활용할 수 있도록 수신된 신호를 변환하는 디지털 칩 2개를 원칩화한 모바일 TV용 SoC 이다. SiP 에는 DVB-T/H IC를 동작하기 위해 클럭소스로써 38.4MHz의 크리스탈을 이용하고, 전원공급을 위해 3MHz로 동작하는 DC-DC Converter와 LDO를 사용하였다. 제작된 DVB-T/H SiP는 $8mm{\times}8mm$ 의 4 Layer로 구성되었으며, IC-임베디드 PCB 기술을 사용하여 DVB-T/H IC는 2층과 3층에 배치시켰다. 시뮬레이션 결과 Ground Plane과 비아의 확보로 RF 신호선의 감도가 개선되었으며 SiP로 제작하는 경우에 Power 전달선에 존재하는 캐패시터와 인덕터의 조정이 필수적임을 확인하였다. 제작된 DVB-T/H SiP의 전력 소모는 평균 297mW이며 전력 효율은 87%로써 기존 모듈과 동등한 수준으로 구현되었고, 크기는 기존 모듈과 비교하여 70% 이상 감소하였다. 그러나 기존 모듈 대비평균 3.8dB의 수신 감도 하락이 나타났다. 이는 SiP에 존재하는 DC-DC Converter의 노이즈로 인한 2.8dB의 신호 감도 저하에 기인한 것이다.

• 한국진공학회지
• /
• 제16권5호
• /
• pp.330-337
• /
• 2007

유전 장벽 방전이 특징인 외부전극 형광램프(External Electrode Fluorescent Lamp, EEFL)에서 유리재의 유전 특성인 유전상수 K와 유전손실 tan ${\delta}$가 램프에 미치는 영향을 조사하기 위하여 4 종류의 유리관을 사용하였다. 종래 일반적으로 사용되는 Borosilicate 유리재는 유전상수 $K=5.6{\sim}5.9$이고 유전 손실 tan ${\delta}=5.0{\times}10^{-3}{\sim}6.0{\times}10^{-3}$이다. Aluminosilicatae는 K=6.6이고 유전손실이 작은 tan ${\delta}=1{\times}10^{-4}$이다. Soda-lime 유리관은 유전상수가 큰 K=7.7이고, 유전 손실이 매우 큰 tan ${\delta}=1.37{\times}10^{-2}$이다. 유전 상수 K가 크면 외부전극 자체의 캐패시터를 크게 하여 방전 효율이 증가한다. 그러나 유전 손실이 크면 외부전극 자체의 전력 소모로 인하여 효율 저하와 핀홀 발생의 원인이 된다. 높은 유전상수 및 낮은 유전손실의 Aluminosilicate 외부전극 형광램프는 종래의 Borosilicate 외부전극 형광램프에 비하여 휘도와 효율이 $12{\sim}20%$ 증가하고, 핀홀에 매우 강하다. 유전상수와 유전손실이 큰 Soda-lime 외부전극 형광램프는 효율이 다소 낮고, 핀홀에도 매우 취약하다. 따라서 외부전극 형광램프는 유전상수 K가 크고 유전손실 tan ${\delta}$가 작은 유리관이 최적이다.

• 한국결정학회:학술대회논문집
• /
• 한국결정학회 2002년도 정기총회 및 추계학술연구발표회
• /
• pp.45-47
• /
• 2002

반도체 소자의 고집적화 및 고속화가 요구됨에 따라 MOSFET 구조의 게이트 절연막으로 사용되고 있는 SiO₂ 박막의 두께를 감소시키려는 노력이 이루어지고 있다. 0.1㎛ 이하의 소자를 위해서는 15Å 이하의 두께를 갖는 SiO₂가 요구된다. 하지만 두께감소는 절연체의 두께와 지수적인 관계가 있는 누설전류를 증가시킨다[1-3]. 따라서 같은 게이트 개패시턴스를 유지하면서 누설전류를 감소시키기 위해서는 높은 유전상수를 갖는 두꺼운 박막이 요구되는 것이다. 그러므로 약 25정도의 높은 유전상수를 갖고 5.2～7.8 eV 정도의 비교적 높은 bandgap을 갖으며, 실리콘과 열역학적으로 안정한 물질로 알려진 HfO2[4-5]가 최근 큰 관심을 끌고 있다. 본 연구에서는 HfO₂ 박막을 실제 소자에 적용하기 위하여 전극 및 열처리에 따른 HfO₂ 박막의 미세구조 및 전기적 특성에 관한 연구를 수행하였다. 이를 위해, HfO₂ 박막을 reactive DC magnetron sputtering 방법으로 증착하고, XRD, TEM, XPS를 사용하여 ZrO₂ 박막의 미세구조를 관찰하였으며, MOS 캐패시터 구조의 C-V 및 I-V 특성을 측정하여 HfO₂ 박막의 전기적 특성을 관찰하였다. HfO₂ 타겟을 스퍼터링하면 Ar 스퍼터링에 의해 에너지를 가진 산소가 기판에 스퍼터링되어 Si 기판과 반응하기 때문에 HfO₂ 박막 형성과 더불어 Si 기판이 산화된다[6]. 그래서 HfO₂같은 금속 산화물 타겟 대신에 순수 금속인 Hf 타겟을 사용하고 반응성 기체로 O₂를 유입시켜 타겟이나 시편위에서 high-k 산화물을 만들면 SiO/sub X/ 계면층을 제어할 수 있다. 이때 저유전율을 갖는 계면층은 증착과 열처리 과정에서 형성되고 특히 500℃ 이상에서 high-k/Si를 열처리하면 계면 SiO₂층은 증가하는 데, 이것은 산소가 HfO₂의 high-k 박막층을 뚫고 확산하여 Si 기판을 급속히 산화시키기 때문이다. 본 방법은 증착에 앞서 Si 표면을 희석된 HF를 이용해 자연 산화막과 오염원을 제거한 후 Hf 금속층과 HfO₂ 박막을 직류 스퍼터링으로 증착하였다. 우선 Hf 긍속층이 Ar 가스 만의 분위기에서 증착되고 난 후 공기중에 노출되지 않고 연속으로 Ar/O₂ 가스 혼합 분위기에서 반응 스퍼터링 방법으로 HfO₂를 형성하였다. 일반적으로 Si 기판의 표면 위에 자연적으로 생기는 비정질 자연 산화막의 두께는 10～15Å이다. 그러나 Hf을 증착한 후 단면 TEM으로 HfO₂/Si 계면을 관찰하면 자연 산화막이 Hf 환원으로 제거되기 때문에 비정질 SiO₂ 층은 관찰되지 않았다. 본 실험에서는 HfO2의 두께를 고정하고 Hf층의 두께를 변수로 한 게이트 stack의 물리적 특성을 살펴보았다. 선증착되는 Hf 금속층을 0, 10, 25Å의 두께 (TEM 기준으로 한 실제 물리적 두께) 로 증착시키고 미세구조를 관찰하였다. Fig. 1(a)에서 볼 수 있듯이 Hf 금속층의 두께가 0Å일때 13Å의 HfO₂를 반응성 스퍼터링 방법으로 증착하면 HfO₂와 Si 기판 사이에는 25Å의 계면층이 생기며, 이것은 Ar/O₂의 혼합 분위기에서의 스퍼터링으로 인한 Si-rich 산화막 또는 SiO₂ 박막일 것이다. Hf 금속층의 두께를 증가시키면 계면층의 성장은 억제되는데 25Å의 Hf 금속을 증착시키면 HfO₂ 계면층은 10Å미만으로 관찰된다. 그러므로 Hf 금속층이 충분히 얇으면 플라즈마내 산소 라디칼, 이온, 그리고 분자가 HfO₂ 층을 뚫고 Si 기판으로 확산되어 SiO₂의 계면층을 성장시키고 Hf 금속층이 두꺼우면 SiO/sub X/ 계면층을 환원시키면서 Si 기판으로의 산소의 확산은 막기 때문에 계면층의 성장은 억제된다. 따라서 HfO₂/Hf(Variable)/Si 계에서 HfO₂ 박막이 Si 기판위에 직접 증착되면, 순수 HfO₂ 박막의 두께보다 높은 CET값을 보이고 Hf 금속층의 두께를 증가시키면 CET는 급격하게 감소한다. 그러므로 HfO₂/Hf 박막의 유효 유전율은 단순 반응성 스퍼터링에 의해 형성된 HfO₂ 박막의 유전율보다 크다. Fig. 2에서 볼 수 있듯이 Hf 금속층이 너무 얇으면 계면층의 두께가 두꺼워 지고 Hf 금속층이 두꺼우면 HfO₂층의 물리적 두께가 두꺼워지므로 CET나 EOT 곡선은 U자 형태를 그린다. Fig. 3에서 Hf 10초 (THf=25Å) 에서 정전 용량이 최대가 되고 CET가 20Å 이상일 때는 high-k 두께를 제어해야 하지만 20Å 미만의 두께를 유지하려면 계면층의 두께를 제어해야 한다.