• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.862-864
• /
• 2002

정보 보안을 위한 암호화 처리는 각종 컴퓨터 시스템이나 통신시스템에서 부가적으로 수행되기 때문에암호화 속도가 느린 경우에는 시스템의 속도 지연을 유발시키게 된다. 따라서 고속의 컴퓨터 연산이나 고속통신에 있어서 이에 맞는 고속의 암호화는 필수적으로 해결되어야 할 과제인데, 이것은 암호화 및 복호화를 하드웨어로 처리함으로서 가능하다. 본 연구에서는 차세대 표준 암호화 알고리즘인 AES-128의 암호화와 복호화를 단일 ASIC칩에 구현하고, 인터페이스 핀의 수와 내부 모듈간의 버스 폭에 따른 칩의 효율성을 평가하였다. 이 연구에서 VHDL 설계 및 시뮬레이션은 Altera 사의 MaxPlus 29.64를 이용하였으며, ASIC 칩은 Altera 사의 FLEXIOK 계열의 칩을 사용하였다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.12
• /
• pp.3662-3674
• /
• 1999

This paper addresses some design issues for establishing the optimal number of spare units in array systems manufactured using fault-tolerant multichip modules(MCM's) for massively parallel computing(MPC). We propose a new quantitative approach to an optimal cost-effective MCM system design under yield and reliability constraints. In the proposed approach, we analyze the effect of residual redundancy on operational reliability of fault-tolerant MCM's. In particular, the issues of imperfect support circuitry, chip assembly yield and array topology are investigated. Extensive parametric results for the analysis are provided to show that our scheme can be applied to design ways using MCM's for MPC applications more efficiently, subject to yield and reliability constraints.

• Proceedings of the KAIS Fall Conference
• /
• 2006.05a
• /
• pp.112-115
• /
• 2006

본 논문에서는 무인 생산 공정의 선삭 가공 시 발행하는 칩의 처리에 관한 연구를 수행하였다. 선삭시 발생되는 칩은 부품의 정밀도와 표면 조도를 저하시키는 등 품질 저하와 함께 생산성을 저해하는 요소가 되기도 한다. 이러한 칩을, 칩 브레이커를 사용하여 작은 곡률 반경으로 절단함으로써 칩 제거를 효율적으로 제어한다. 그와 함께, 다구찌 기법을 적용하여 최적의 조건으로 칩 브레이커 형상 설계 인자를 도출하는데 그 목적이 있다.

• Proceedings of the Safety Management and Science Conference
• /
• 2012.11a
• /
• pp.377-383
• /
• 2012

순수한 우라늄 금속은 칩이나 분말로 존재할 경우 반응면적이 넓어 자연 발화할 정도의 산화력을 지니며 산화열이 높기 때문에 운반 및 처리시 화재의 위험성이 있다. 따라서 이들을 장기보관하거나 영구처분시 안정한 형태의 전환이 우선되어야 한다. 외국의 경우 감손우라늄 폐기물을 자연에서 가장 안전한 상태인 산화우라늄의 형태로 산화 처리 후 영구처분하고 있으며, 이를 위하여 우라늄 칩의 산화거동에 관한 연구가 수행 되었다. 우라늄 칩을 안전하게 보관하려면 불활성 분위기를 형성해 주든가 또는 우라늄 칩의 표면에 부동태층을 형성시켜야 한다. 또는 우라늄 칩을 광유속에 넣어 공기나 물이 우라늄 칩에 접촉되지 않는 방법으로 보관하는 것이 바람직하다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.676-678
• /
• 2003

최근에 2.5G나 3G 이동 단말 장치를 위한 프로세서로, 다양한 멀티미디어가 가미된 응용구현이 가능하도록 RISC 프로세서와 DSP를 포함하는 단일 칩 프로세서 기술이 등장하고 있다. 이에 따라 듀얼 프로세서 구조에서 비디오 인코딩/디코딩의 처리 속도를 향상시키기 위안 비디오의 인코더/디코더 구조를 제안한다. 기존의 연구에서는 비디오의 인코딩/디코딩의 전 과정을 DSP가 담당하도록 설계하였으나 많은 비트 연산이 필요한 부분에서는 RISC 칩보다 효율성이 낮게 된다. 이러한 문제점을 해결하기 위하여 본 논문에서는 비디오 신호 처리의 인코딩/디코딩을 구성하는 모듈들을 DSP와 RISC의 특성에 맞도록 분리해 수행시킴으로써 효율성을 높이고자 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11a
• /
• pp.433-436
• /
• 2002

VLSI 칩 설계는 매우 복잡한 공정이기 때문에 여러 단계, 즉 크게 분류하여 구조 설계, 논리 설계, 물리 설계 등의 과정을 거쳐 완성하게 된다. 그리고 각 단계에서는 그 단계에서 사용될 수 있는 소프트웨어의 도움을 받게 되며, 이런 소프트웨어의 도움 없이는 오늘날의 고밀도 칩 설계는 불가능하다. 각 단계에서 사용되는 소프트웨어의 주요한 기능 중 하나가 시뮬레이션 등을 통한 설계의 적합성을 테스트하는 것이라면 또 다른 주요한 기능은 설계자로 하여금 눈으로 확인하며, 변형된 설계의 일부를 눈으로 볼 수 있도록 보여주는 기능이라고 볼 수 있다. 논 본문에서는 칩 설계에서 가장 복잡한 단계라고 볼 수 있는 물리 설계 과정에 사용될 수 있는 Viewer를 설계하고 구현하여 제안한 Viewer를 통하여 회로의 정보를 보여 주며, 또한 상이한 레이아웃을 비교할 수 있도록 도와 준다. 설계된 Viewer 는 비록 초기버전이지만 물리 설계 단계에서 매우 중요한 정보, 예를 들어 critical net, 상이한 배치 등을 눈으로 확인하게 도와줌으로써 물리 설계에 관계된 다른 소프트웨어의 성능 개선을 유도할 수 있으며 또 실제 칩 설계 현장에서 바로 사용될 수 있기 때문에 실용성이 매우 높다.

• Proceedings of the KIEE Conference
• /
• 2002.11d
• /
• pp.76-79
• /
• 2002

본 논문에서는 고성능 AC 서보 모터에 대하여 제어 시스템을 구현하고, 제어기를 설계한다. 하드 웨어구성은 모터 전용 저전압 DSP칩인 TMS320LF2407 칩을 이용한다. TMS320LF2407는 최근의 저전력 구동 추세에 따라 3.3V를 구동 전압으로 이용하는 DSP 칩이다 연산 처리 속도는 40MIPS로 빠른 연산 처리능력을 가지고 있지만 주변 소자들과의 인터페이스(보통 5V로 동작)와 노이즈에 대한 대책을 고려하여야 한다. 본 논문에서는 이러한 전압 호환과 노이즈를 가능한 제거한 서보 모터 제어기를 구성하며, 또한 유효 전압 인가시간의 관점에서 바라본 개선된 공간 벡터 PWM방식을 적용함으로써 계산과정과 프로그램을 간단히 하고, 전류제어를 소프트웨어 방식으로 처리하여 복잡한 하드웨어를 간략화 시키고자 한다 이런 과정에 의하여 앞으로 요구될 수 있는 고성능 다기능을 위한 효용성을 높이고자 한다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.6
• /
• pp.1639-1651
• /
• 1998

In this paper, we present analytical and simulation models for evaluating the operation of a uniprocessor computer which utilizes a time redundant approach (such as recomputation by shilted operands) for lault-tolerant computing. In the proposed approach, all incoming jobs to the uniprocessor are duplicated, thus two versions 01 each job must be processed. Three methods for appropriately scheduling the primary and sL'Condary versions of the jobs are proposed and analyzed. The proposed scheduling methods take into account the load and the fault rate of the uniprocessor to evaluate two figures of merit for cost and profit with respect to a delay in response time due to faults and fault tolerance. Our model utilizes a fault-tolerant schedule according to which it is possible to find an optimal delay (given by $\kappa$) based on empiric parameters such as cost, the load and the fault rate of the uniprocessor.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2436-2438
• /
• 2002

전자제품의 소형화 및 고기능화 추세에 따라 부품의 크기가 작아지고, PCB 회로의 고집적화가 이루어지면서 생산 장비의 고속성, 정밀성 등의 필요성이 대두되고 있다. 소형 부품 조립에 있어 대표적인 SMD 장착 장비인 칩마운터의 경우 시스템의 고속성 정밀성을 향상시키기 위해서 부품검사를 담당하는 고속의 영상 처리 알고리즘이 필수적이나 개발업체간의 특수성으로 인해 공개적으로 논의되고 있지 않다. 따라서 본 연구에서는 실제 칩마운터에 적용되는 사양을 기준으로 영상처리를 이용한 부품 외형 검사를 통해 위치 및 각도 오차를 계산하는 알고리즘을 제안하였으며, 제시된 알고리즘의 신뢰성 및 유효성을 확인하기 위한 부품 검사 실험을 수행하였다. 아울러, 본 논문에서는 부품검사방법의 정밀도를 높이기 위하여 부화소(subpixel)를 고려한 검사방법을 적용하였다.

• Electronics and Telecommunications Trends
• /
• v.16 no.5 s.71
• /
• pp.77-84
• /
• 2001

스마트 카드는 정보를 저장하고 처리할 수 있는 마이크로 칩을 내장한 일반적인 플라스틱 카드의 형태를 지니고 있다. 스마트 카드와 메모리 카드를 포함한 광의의 개념으로서 보통 ‘칩 카드’ 또는 ‘IC 카드’를 사용한다. 현재 칩 카드는 유럽을 중심으로 매우 활발하게 이용되고 있으며, 각국에서는 전자상거래 및 모든 상거래 시에 지불의 편리성과 보안 및 인증의 용이성으로 인하여 그 이용범위가 급속히 확대되고 있는 추세이다. 본 고에서는 이러한 스마트 카드의 국내외 기술 및 시장 동향을 살펴보았다.