• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2010년도 춘계학술발표대회 초록집
• /
• pp.75-75
• /
• 2010

3D 패키징 기술은 전기소자의 소형화, 고용량화, 저전력화, 높은 신뢰성등의 요구와 함께 그 중요성이 대두대고 있다. 이러한 3D 패키징의 연결방법은 와이어 본딩 또는 플립칩등의 기존의 방법에서 TSV(Through Silicon Via)를 이용하여 적층하는 방법이 주목받고 있다. TSV는 기존의 와이어 본딩과 비교하여 고집적도, 빠른 신호전달, 낮은 전력소비 등의 장점을 가지고 있어 많은 연구가 진행되고 있다. TSV의 세부 공정 중 비아필링(Via filling)기술은 I/O수 증가와 미세피치화에 따른 비아(Via) 직경의 감소 및 종횡비(Via Aspect Ratio)증가로 인해 기존 필링 공정으로는 한계가 있다. 기존의 비아 홀(Via hole)에 금속을 필링하기 위한 방법으로 전기도금법이 많이 사용되고 있으나, 전기도금법은 전기도금액 조성, 첨가제의 종류, 전류밀도, 전류모드 등에 따라 결과물에 큰 차이가 발생되어, 최적공정조건의 도출이 어렵다. 또한 20um이하의 비아직경과 높은 종횡비로 인하여 충진시 void형성등의 문제점이 발생하기도 한다. 본 연구에서는 용융솔더와 진공을 이용하여 비아를 필링시켰다. 이 방법은 관통된 비아가 형성된 웨이퍼 양단에 압력차를 주어, 작은 직경을 갖는 비아 홀의 표면장력을 극복하고, 용융상태의 솔더가 관통된 비아 홀 내부로 필링되는 방법이다. 관통 비아홀이 형성 된 웨이퍼 위에 솔더페이스트를 $250^{\circ}C$이상 온도를 가해 용융상태로 만든 후 웨이퍼 하부에 진공을 형성하여 필링하는 방법과 용융솔더를 노즐을 통하여 위쪽으로 유동시켜 그 위에 비아홀이 형성된 웨이퍼를 접촉하고 웨이퍼 상부에 진공을 형성하여 필링하는 방법으로 실험을 각각 실시하였다. 이 때, 웨이퍼 두께는 100um이하이며 홀 직경은 20, 30um, 웨이퍼 상부와 하부의 진공차는 약 0.02~0.08Mpa, 진공 유지시간은 1~3s로 실시하여 최적 조건을 고찰하였다. 각 조건에 따른 필링 후 단면을 전자현미경(FE-SEM)을 통해 관찰하였다. 실험 결과 0.04Mpa 이상에서 1s내의 시간에 모든 비아홀이 기공(Void)없이 완벽하게 필링되는 것을 관찰하였으며 이 결과는 기존의 방법에 비하여 공정시간을 감소시켜 생산성이 대폭 향상 될 수 있는 방법임을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제12권4호통권37호
• /
• pp.315-321
• /
• 2005

교류자기장에 의한 유도가열체를 이용하여 LCD 평판 디스플레이 패널의 가열을 최소화하면서 IC 칩을 실장시킬 수 있는 COG 접속기술에 대해 연구하였다. 크기 5mm${\times}$5mm, 두께 $600{\mu}m$의 Cu 도금막으로 제조한 유도가열체에 14 kHz, 230 Oe의 교류자기장을 인가시 60초 이내에 유도가열체의 온도가 Sn-3.5Ag 무연솔더의 리플로우에 필요한 $250^{\circ}C$에 도달하였으며, 유도가열체로부터 2 mm 떨어진 부위에서부터 기판의 온도는 $100^{\circ}C$ 이하로 유지되었다. 이와 같은 Cu 도금막 유도가열체에 14 kHz, 230 Oe의 교류자기장을 120초 동안 인가하여 Sn-3.5Ag 솔더범프를 리플로우 시켜 COG 실장을 하는 것이 가능하였다.

• 한국전자파학회논문지
• /
• 제18권3호
• /
• pp.298-304
• /
• 2007

본 논문에서는 다중대역 (GSM850, EGSM, DCS1800, USPCS, W-CDMA)에서 동작하는 안테나에 대해 제안하고 있다. 상기 안테나는 상용 소프트웨어인 HFSS 3-D 시뮬레이터로 설계되었으며, FR-4(비유전율 4.4) PCB 기판위에 원형 도통관(via)과 금속 패턴으로 이루어진 미앤더 가지 구조로 구성되어 있다. 특히 이 안테나에는 전체 대역폭의 성능 향상을 위해 간극 급전 구조를 사용하였다. 디자인된 안테나는 PCB 공정을 이용하여 제작되었고, 네트웍 분석기와 테스트 챔버를 사용하여 측정하였다. 폭 8 mm에 높이 20 mm, 두께 3.2 mm의 크기를 차지하는 제작된 안테나는 다중 대역 이동 통신 단말기의 내부에 장착하여 사용할 수 있다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.87.2-87.2
• /
• 2012

고출력 반도체 레이저 다이오드는 발진 파장 및 광 출력에 따라 다양한 분야에 응용되고 있으며, 특히 발진파장이 808 nm 및 1470 nm 인 고출력 레이저 다이오드의 경우 재료가공, 펌핑용 광원 (DPSSL, 광섬유 레이저), 의료, 피부미용 (점 제거), 레이저 다이오드 디스플레이 등 가장 다양한 응용분야를 가진 광원 중의 하나라고 할 수 있다. 일례로 재료가공의 경우, 레이저 용접, 레이저 인쇄, 하드디스크의 레이저 텍스쳐링 등 그 응용분야는 무수히 많으며, 최근에는 미래 성장동력 사업의 하나로 중요한 이슈가 되는 태양전지에서 에지 분리 (edge isolation), ID 마킹, 레이저 솔더링 등에서 필수불가결한 광원으로 각광받고 있다. 808 nm 대역 In(Ga)AlAs quantum dots laser diode (QDLD) 성장을 위하여 In(Ga)AlAs QD active 와 In(Ga)AlAs QD LD 성장으로 크게 분류하여 여러 가지 test 실험을 수행하였다. 우선 In(Ga)AlAs QD LD 성장에 앞서 high power LD에 적용 가능한 GaAs/AlGaAs quantum well의 성장 및 전기 측정을 수행하여 그 가능성을 보았다. In(Ga)AlAs QD active layer의 효과적인 실험 조건 조절을 위해 QD layer는 sequential mithod (ex. n x (InGaAlAs t sec + InAs t sec + As 10 sec)를 사용하였다. In(Ga)AlAs QD active layer는 성장 온도, 각 sequence 별 시간, 각 source 양, barrier 두께 조절 및 타입변형, Arsenic flux 등의 조건을 조절하여 실험하였다. 또한 위에서 선택된 몇 가지 active layer 를 이용하여 In(Ga)AlAs QD LD 성장 조건 변화를 시도하였다.

• 한국정보전자통신기술학회논문지
• /
• 제7권1호
• /
• pp.20-25
• /
• 2014

차세대 친환경 조명인 LED소자는 온도가 올라갈수록 LED의 발광효율이 떨어지고 $80^{\circ}C$이상 올라갈수록 수명이 감소하고 스펙트럼선의 파장이 본래의 파장보다 장파장 쪽으로 이동하는 Red Shift현상 및 $T_j$ 상승에 따라 광 출력이 감소되는 큰 문제점이 대두되고 있어 열을 최소화 할 수 있는 방열설계 연구가 진행 중이다. COB Type LED의 경우 보드에 LED 칩을 직접 결합시켜 열 저항을 낮췄지만 주거용 13.5W의 경우 방열판을 통해 발열 문제를 해결해야한다. 본 논문에서는 주거용 13.5W COB LED 다운라이트에 맞게 Heat Sink를 설계하고, 그 설계한 Heat Sink와 13.5W COB를 패키징하여 Solidworks flow simulation을 통해 최적의 Fin두께를 선정하여 접촉식 온도계를 사용한 열적 특성을 분석 하고 평가 하였다.

• 마이크로전자및패키징학회지
• /
• 제23권3호
• /
• pp.1-6
• /
• 2016

IoT 적용을 위해서는 다종 소자를 높은 connectivity 밀도로 집적화시키는 전자패키징 기술이 매우 중요하다. FOWLP 기술은 입출력 밀도가 높고, 소자의 집적화가 우수하고, 디자인 유연성이 우수하여, 최근 개발이 집중되고 있는 기술이다. 웨이퍼나 패널 기반의 FOWLP 기술은 초미세 피치 RDL 공정 기술과 몰딩 기술 개발이 최적화 되어야 할 것이다. 3D stacking 기술 특히 웨이퍼 본딩 후 TSV를 제조하는 방법(via after bonding)은 가격을 낮추면서 connectivity를 높이는데 매우 효과적이라 하겠다. 하지만 저온 웨이퍼 본딩이나 TSV etch stop 공정과 같이 아직 해결해야할 단위 공정들이 있다. Substrate 기술은 두께를 줄이고 가격을 낮추는 공정 개발이 계속 주목되겠지만, 칩과 PCB와의 통합설계(co-design)가 더욱 중요하게 될 것이다.

• 한국정보통신학회논문지
• /
• 제18권2호
• /
• pp.401-407
• /
• 2014

열에 관한 문제를 해결하기 위해 여러 개의 LED 칩을 1개의 보드에 밀집으로 배열한 COB(Chip On Board)에 관한 관심이 증가하고 있다. LED소자의 온도가 올라갈수록 수명이 감소하고 스펙트럼선의 파장이 본래의 파장보다 장파장 쪽으로 이동하는 적색 이동 현상 및 접합부 온도 상승에 따라 광 출력이 감소되는 큰 문제점이 대두되고 있다. 이러한 열 문제점을 해결하기위해 본 논문에서는 최적의 Fin 두께와 길이를 선정하여 15W급 COB LED 최적의 2차 방열판을 설계하고, 그 설계한 방열판과 15W COB를 패키지하여 Solid Works Flow Simulation을 통한 열적 특성을 분석하여 제작된 15W COB 다운라이트 방열판을 접촉식 온도계를 사용해 열적 특성, 키슬리 2430을 통한 전기적 특성을 분석하였다.

• Design & Manufacturing
• /
• 제16권3호
• /
• pp.58-65
• /
• 2022

Micro-fluidic chip has been fabricated by lithography process on silicon or glass wafer, casting using PDMS, injection molding of thermoplastics or 3D printing, etc. Among these processes, 3D printing can fabricate micro-fluidic chip directly from the design without master or template for fluidic channel fabricated previously. Due to this direct printing, 3D printing provides very fast and economical method for prototyping micro-fluidic chip comparing to conventional fabrication process such as lithography, PDMS casting or injection molding. Although 3D printing is now used more extensively due to this fast and cheap process done automatically by single printing machine, there are some issues on accuracy or surface characteristics, etc. The accuracy of the shape and size of the micro-channel is limited by the resolution of the printing and printing direction or layering direction in case of SLM type of 3D printing using UV curable resin. In this study, the printing direction and thickness of each printing layer are investigated to see the effect on the size, shape and surface of the micro-channel. A set of micro-channels with different size was designed and arrayed orthogonal. Micro-fluidic chips are 3D printed in different directions to the micro-channel, orthogonal, parallel, or skewed. The shape of the cross-section of the micro-channel and the surface of the micro-channel are photographed using optical microscopy. From a series of experiments, an optimal printing direction and process conditions are investigated for 3D printing of micro-fluidic chip.

• 마이크로전자및패키징학회지
• /
• 제31권1호
• /
• pp.35-42
• /
• 2024

최근 반도체 칩의 소형화 및 고집적화에 따라 미세 피치에 의한 범프 브리지 (bump bridge) 현상이 문제점으로 주목받고 있다. 이에 따라 범프 브리지 현상을 최소화할 수 있는 Cu pillar bump가 미세 피치에 대응하기 위해 반도체 패키지 산업에서 널리 적용되고 있다. 고온의 환경에 노출될 경우, 접합부 계면에 형성되는 금속간화합물(Intermetallic compound, IMC)의 두께가 증가함과 동시에 일부 IMC/Cu 및 IMC 계면 내부에 Kirkendall void가 형성되어 성장하게 된다. IMC의 과도한 성장과 Kirkendall void의 형성 및 성장은 접합부에 대한 기계적 신뢰성을 약화시키기 때문에 이를 제어하는 것이 중요하다. 따라서, 본 연구에서는 CS(Cu+ Sn-1.8Ag Solder) 구조 Cu pillar bump의 등온 시효 처리에 따른 접합부 특성 평가가 수행되었으며 그 결과가 보고되었다.

• Radiation Oncology Journal
• /
• 제27권2호
• /
• pp.103-110
• /
• 2009

목 적: 피부와 같이 표면이 넓고 굴곡이 있는 부분을 치료할 때 토모테라피의 유용성과 치료 계획에서 계산된 표면 조사량의 정확성을 알아보고자 하였다. 대상 및 방법: 실린더 모양의 치즈 팬텀을 이용하여 2가지의 치료 계획을 세웠다. 첫 번째 계획은 표면에서 1 cm 깊이까지 고리 모양의 치료 부위를 설정하고, 여기에 2 Gy의 선량을 처방하였다. 다른 계획은 표면에서 5 mm 바깥쪽부터 1 cm 깊이까지 고리 모양의 치료 부위를 설정하고, 여기에 2 Gy의 선량을 처방하였다. 표면에서 2 cm 밑의 안쪽 부분은 차폐하여 방사선이 직접 들어가지 않도록 하였다. 표면 선량과 깊이에 따른 선량 분포를 측정하기 위하여, EDR2 필름을 팬텀 안에 넣었으며, TLD 칩 6개를 표면에 부착하였다. 결 과: 필름을 분석한 결과, 표면 선량은 첫 번째 계획에서 118.7 cGy였고 두 번째 계획에서 130.9 cGy였다. TLD 칩을 분석한 결과, 필름에 비하여 표면 선량이 높게 나왔는데 이것은 TLD 칩의 두께로 인한 것으로 생각된다. 처방 선량의 95%에 다다르는 깊이는 첫 번째 계획의 경우 2.1 mm, 두 번째 계획의 경우 2.2 mm였다. 최대 선량은 처방 선량의 110%였다. 표면에서 깊어질수록, 선량은 빠르게 감소하였고, 표면에서 2 cm 깊이에서는 처방 선량의 20%만 측정되었다. 결 론: 토모테라피는 피부와 같은 넓고 굴곡진 부위를 치료하는데 유용하다. 하지만 표면에서 2 mm 깊이 이내의 경우 실제 선량이 계획된 선량보다 적게 나타나기 때문에, 이 깊이보다 얕게 위치한 부위를 치료할 경우에는 보상체가 필요하다.