• Title/Summary/Keyword: 초박형

Search Result 114, Processing Time 0.027 seconds

Epoxy Resin을 이용한 초박형 실리콘 박리 공정에 대한 연구

  • Lee, Jun-Hui;Jo, Yeong-Jun;Jang, Hyo-Sik
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2016.02a
    • /
    • pp.334.1-334.1
    • /
    • 2016
  • 다른 재료에 비해 에너지 변환 효율의 관점에서 높은 경쟁력을 가진 결정질 실리콘은 지난 수십 년 동안 그 특성이 태양전지 분야에 널리 이용되어 왔다. 하지만 결정질 실리콘 웨이퍼는 일반적으로 제조 단계에서 많은 양의 에너지를 소비하고 절단 단계에서 절단 손실(Kerf-loss)이 발생된다. Epoxy Resin을 이용한 Kerf-less Wafering은 초박형 실리콘 웨이퍼 제조 기술 중 하나로, 비교적 간단한 장비와 공정을 통하여 절단 손실 없이 $50{\mu}m$이하의 초박형 실리콘 웨이퍼를 얻을 수 있는 기술이다. 실리콘과 Epoxy Resin 간의 열팽창 계수 차이를 이용하여 초박형 실리콘을 박리 시키는 기술로, 실리콘 기판 위에 Epoxy Resin으로 stress inducing layer를 올려 공정을 진행한다. stress inducing layer를 경화시키는 열처리가 끝나고 급냉되는 과정에서 stress inducing layer에 의해 실리콘 기판에 큰 응력이 가해지게 되고 실리콘 기판에 crack이 발생된다. 공정이 계속 됨에 따라 발생된 crack은 실리콘 표면과 평행한 방향으로 전파 되고 초박형 실리콘 layer가 실리콘 기판에서 박리 된다. 본 실험에서 중요한 공정 변수로는 stress inducing layer의 구성성분 및 두께, 열처리 온도 및 시간, cooling rate 등이 있다. 이러한 공정 변수들을 조절 하여 Epoxy Resin을 이용하여 $100{\mu}m$ 이하의 박리된 wafer를 얻을 수 있었다. 박리된 wafer의 단면과 두께를 Scanning Electron Microscopy(SEM)을 통해 관찰 하였고, 이를 통해 초박형 실리콘 박리 공정에 대한 연구를 진행하였다.

  • PDF

Mechanical Modeling of Pen Drop Test for Protection of Ultra-Thin Glass Layer (초박형 유리층 보호를 위한 펜 낙하 시험의 기계적 모델링)

  • Oh, Eun Sung;Oh, Seung Jin;Lee, Sun-Woo;Jeon, Seung-Min;Kim, Taek-Soo
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.29 no.3
    • /
    • pp.49-53
    • /
    • 2022
  • Ultra-thin glass (UTG) has been widely used in foldable display as a cover window for the protection of display and has a great potential for rollable display and various flexible electronics. The foldable display is under impact loading by bending and touch pen and exposed to other external impact loads such as drop while people are using it. These external impact loads can cause cracks or fracture to UTG because it is very thin under 100 ㎛ as well as brittle. Cracking and fracture lead to severe reliability problems for foldable smartphone. Thus, this study constructs finite element analysis (FEA) model for the pen drop test which can measure the impact resistance of UTG and conducts mechanical modeling to improve the reliability of UTG under impact loading. When a protective layer is placed to an upper layer or lower layer of UTG layer, stress mechanism which is applied to the UTG layer by pen drop is analyzed and an optimized structure is suggested for reliability improvement of UTG layer. Furthermore, maximum principal stress values applied at the UTG layer are analyzed according to pen drop height to obtain maximum pen drop height based on the strength of UTG.

Improving Spatial Resolution in Real-time for Ultra-thin Light Field Cameras (초박형 라이트필드 카메라의 실시간 분해능 향상 알고리즘 개발)

  • Kim, Donggun;Ryu, Jaekwan;Jo, Yongjin;Kim, Min H.
    • Journal of the Korea Computer Graphics Society
    • /
    • v.27 no.3
    • /
    • pp.25-29
    • /
    • 2021
  • 초박형 라이트필드 카메라 시스템은 이미지 센서 위에 렌즈 어레이를 부착하는 방식으로 만들어진다. 이러한 초박형 라이트필드 카메라는 하나의 이미지 센서를 여러 개의 sub-aperture가 나눠쓰는 방식으로 되어있어 개별 이미지의 분해능이 낮으며, sub-aperture 이미지들을 융합해 추가적인 분해능 향상이 수행되어야 한다. 본 연구에서는 초박형 라이트필드 카메라 시스템을 개발했으며, 개발된 카메라 시스템을 위한 실시간 분해능 향상 알고리즘을 개발, 실험을 통해 검증했다. 개발된 초박형 라이트필드 카메라는 두께 2mm, 24개(6×4)의 551×551 해상도의 sub-aperture로 구성되어 있으며, 임베디드 컴퓨팅 보드를 사용해 휴대가 가능하도록 제작되었다. 실시간 분해능 향상 알고리즘은 임베디드 컴퓨팅 보드의 GPU에서 병렬처리를 통해 라플라시안 피라미드 기반의 이미지 융합 알고리즘을 수행한다. 실험을 통해 검증한 결과로, 개발 시스템은 MTF50값이 평균 35% 정도 개선되었으며, 10.65fps의 처리속도로 실시간 처리가 가능함을 확인했다.

온라인 전기 자동차용 초박형의 U 형 및 W 형 급집전 장치 개발

  • Lee, Seong-U;Park, Chang-Byeong;Jo, Jeong-Gu;Jo, Gyu-Hyeong;Im, Chun-Taek
    • Proceedings of the KIPE Conference
    • /
    • 2010.07a
    • /
    • pp.353-354
    • /
    • 2010
  • 일반도로에서 주행 가능한 온라인전기자동차(On-Line Electric Vehicles)에 적용하기 위해 비접촉 자기유도 전력전달 방식의 초박형 급전코일과 집전코일을 개발하였다. 이러한 새로운 구조의 초박형 급집전코일은 코어비용을 대폭 절감하고 공극간격을 크게 해주며 차량 좌우편차를 크게 하여, OLEV가 경제적이면서도 성능이 탁월하게 하였다. 그 결과 양산단가 3억원/km 이하이면 서도 공극간격 17cm 이상, 효율 83%이상, 출력 60kW이상 등을 보여 실용화에 근접했다는 평가를 받고있다. 본 논문에서는 제안된 두 가지 방식 급집전코일의 주요 동작특성을 자기장 시뮬레이션 등을 통하여 검증하였다.

  • PDF

Flexible Durability of Ultra-Thin FPCB (초박형 FPCB의 유연 내구성 연구)

  • Jung, Hoon-Sun;Eun, Kyoungtae;Lee, Eun-Kyung;Jung, Ki-Young;Choi, Sung-Hoon;Choa, Sung-Hoon
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.21 no.4
    • /
    • pp.69-76
    • /
    • 2014
  • In this study, we developed an ultra-thin flexible printed circuit board(FPCB) using the sputtered flexible copper clad laminate. In order to enhance the adhesion between copper and polyimide substrate, a NiMoNb addition layer was applied. The mechanical durability and flexibility of the ultra-thin FPCB were characterized by stretching, twisting, bending fatigue test, and peel test. The stretching test reveals that the ultra-thin FPCB can be stretched up to 7% without failure. The twisting test shows that the ultra-thin FPCB can withstand an angle of up to $120^{\circ}$. In addition, the bending fatigue test shows that the FPCB can withstand 10,000 bending cycles. Numerical analysis of the stress and strain during stretching indicates the strain and the maximum von Mises stress of the ultra-thin FPCB are comparable to those of the conventional FPCB. Even though the ultra-thin FPCB shows slightly lower durability than the conventional FPCB, the ultra-thin FPCB has enough durability and robustness to apply in industry.

아산화질소 플라즈마 처리를 이용하여 형성한 실리콘 옥시나이트라이드 박막의 특성과 어플리케이션

  • Jeong, Seong-Uk;Lee, Jun-Sin
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.02a
    • /
    • pp.142-142
    • /
    • 2010
  • 본 논문은 단결정 및 다결정 실리콘 기판 상에 아산화질소 플라즈마 처리를 통하여 형성한 초박형 실리콘 옥시나이트라이드 박막의 특성과 이의 어플리케이션에 관한 것이다. 초박형 절연막은 현재 다양한 전자소자의 제작과 특성 향상을 위하여 활용되고 있으나 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였고, 실제 어플리케이션에 적용하였다. 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, 벌크 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 아산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성할 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적, 전기적 특성을 분석하였다. 아산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 시간과 박막 두께의 함수로 전환해보면 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 아산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 전기적인 특성의 경우, 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 결론적으로 실리콘 옥시나이트라이드 박막을 활용하여 전기적으로 안정한 박막트랜지스터를 제작할 수 있었으며, 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 전하 주입 및 기억 유지 특성이 효과적인 터널링 박막을 증착하였고, 이를 바탕으로 다결정 실리콘 비휘발성 메모리 소자를 제작하였다.

  • PDF