• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2003년도 하계학술대회논문집
• /
• pp.67-70
• /
• 2003

인터넷과 같은 네트워크와 컴퓨터 이용자의 급격한 증가로 인해 컨텐츠 유출 사고 및 개인 정보유출 사고가 빈번하게 발생되고 있다. 이러한 문제를 해결하기 위한 방법 중의 하나가 컨텐츠를 암호화하는 방법이다. 그러나 이 또한 최근에 암호화의 안전성에 많은 문제점을 안고 있다. 이에 렬 논문에서는 비밀키 암호화 방식의 대표인 DES의 문제점에 대해서 분석하고 차세대 암호표준으로 선정한 대칭형 암호알고리즘인 Rijndael을 이용해서 파일의 암호화를 구현하고자 한다.

• 정보처리학회논문지C
• /
• 제9C권3호
• /
• pp.343-350
• /
• 2002

본 논문에서는 영상회의 시스템에서의 사용자 인증 및 미디어 스트림의 암호화를 지원하기 위한 H.235 프로토콜의 구현에 대하여 기술한다. H.235 프로토콜은 ITU-T에서 권고된 H.323 영상회의의 보안 프로토콜로써 불법적인 공격자에 의한 도청 및 조작 방지를 위한 프로토콜이다. 본 논문의 구현에서는 패스워드 기반의 대칭키 암호 인증 방법을 사용하고, Diffie-Hellman 키 분배 알고리즘과 대칭키 암호 알고리즘인 RC2, DES, Triple-DES를 사용하여 미디어 스트림의 암호화를 구현한다. 또한, 추후의 확장성을 고려하여 차세대 표준 암호인 128비트 AES와 한국형 암호인 128비트 SEED를 포함시켜 구현한다. 구현된 인증 방법과 미디어 스트림의 암호화는 네트워크 상에서 개인적인 정보를 노출시키지 않으면서 터미널의 사용자를 확인하는 것이 가능하고, 영상회의의 기밀성을 유지시켜줌을 알 수 있다. 또한, 미디어 스트림의 암호/복호화를 지원해 주면서도 암호화에 따른 지연시간과 메모리가 증가하지 않음으로써 영상회의 시스템의 성능을 저하시키지 않음을 알 수 있다.

• 한국정보통신학회논문지
• /
• 제6권3호
• /
• pp.427-433
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 단일 라운드 블록을 사용하여 라운드 변환을 반복 처리하는 구조를 체택하여 하드웨어 복잡도를 최소화하였다. 또한, 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과 약 25.000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.257-260
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소비가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.

• 한국통신학회논문지
• /
• 제27권12C호
• /
• pp.1238-1244
• /
• 2002

본 논문에서는 ITU-T에서 제안한 H.323 VoIP의 보안 프로토콜인 H.235에 대하여 연구하고 이를 구현한 VoIP 보안 시스템을 구축하여 VoIP 보안 프로토콜의 요구 사항 및 방향을 제시하였다. H.235 annex D에서 제안하고 있는 VoIP 단말 시스템에 대한 보안 기능을 구현하였으며 구현 결과에 대하여 분석하고 구현 시 추가로 요구되는 사항들을 언급하였다. H.235에서는 HMAC을 이용한 인증과 Diffie-Hellman을 이용한 키 교환 및 음성 데이터의 암호화를 위한 세션키 생성, 그리고 RTP 음성 데이터의 암호화를 위한 DES, 3DES, RC2 등을 지원하고 있으며 본 논문에서는 한국형 암호 알고리즘인 SEED, 그리고 차세대 암호 알고리즘인 AES를 구현하여 표준에서 지원하지 않는 방식에 대한 구현을 실시하였다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.33-43
• /
• 2002

차세대 블록 암호 표준인 AES (Advanced Encryption Standard Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 ${\cdot}$ 복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000 개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2001년도 종합학술발표회논문집
• /
• pp.297-301
• /
• 2001

PC카드 형태로 개발되어 사용되는 보안토큰은 다양한 보안서비스를 바탕으로 차세대 정보보호 기술의 핵심기술로 떠오르고 있다. PC카드 보안토큰 휴대용 컴퓨터 운용을 위한 메모리 카드 표준 인터페이스를 수용하여 다양한 암호알고리즘 수행이 가능하고, 사용자의 요구조건을 비교적 쉽게 수용하고, 아울러 다양한 응용분야에 사용되는 등의 장점을 가지고 있다. 본 논문에서는 Motorola PowerPC 기반의 MPC860 마이크로 프로세서가 장착된 제어보드를 이용하여 PC카드 보안토큰에 대한 PCMCIA(Personal Computer Memory Card International Association) 카드 장치구동기 및 API(Application Program Interface)를 설계/구현하여 각각의 기능시험을 통해 그 기능들을 검증하였다.

• 정보보호학회논문지
• /
• 제18권6A호
• /
• pp.39-49
• /
• 2008

AES와 ARIA 블록암호 알고리즘은 각각 미국과 한국의 차세대 표준 블록암호 알고리즘으로 각광받고 있으며, 스마트 카드, 전자여권 등 기밀성이 요구되는 다양한 정보보호 분야에서 활용되고 있다. 본 논문에서는 최초로 AES와 ARIA의 효율적인 통합 하드웨어 연산기를 제안하고 0.25um CMOS 공정으로 구현한 결과를 제시한다. AES와 ARIA에 적용할 수 있는 확장 유한체 방식의 공통 S-box를 설계하고, 두 알고리즘의 확산 함수에서 공통항을 축출하여, 19,056 게이트 카운트의 소형 크기를 가지는 연산기를 설계하였다. 본 논문에서 제안하는 연산기는 AES와 ARIA의 개별 소형 연산기를 설계하는 방식에 비해 32% 감소된 크기를 가진다. 또한 제안하는 연산기는 128비트 한 블록에 대한 AES 암호화에는 11 클록 사이클, ARIA 암호화에는 16 클록 사이클을 사용하며, 이는 각각 1,047Mbps와 720Mbps의 성능을 나타난다.

• 정보처리학회논문지C
• /
• 제13C권1호
• /
• pp.83-94
• /
• 2006

본 논문에서는 미국 NIST에서 차세대 암호화 알고리즘으로 채택한 Rijndeal 알고리즘을 적용한 물리 계층 ATM 셀 보안 기법에 관한 것이다. ATM 셀 보안 기법을 기술하기 위해 물리 계층에서의 데이터 암호화 시의 표준 ISO 9160을 만족하는 데이터 보안 장치를 하드웨어로 구현하여 STM-1급(155.52Mbps) 의 ATM 망에서 암호화/복호화 과정을 검증하였다. 기존의 DES 알고리즘이 블럭 및 키 길이가 64 비트이므로 대용량 데이터 처리가 어렵고 암호화 강도가 취약함에 비해, Rijneal 알고리즘은 블럭 크기가 128 비트이며 키 길이는 128, 192, 256 비트 중 선택 가능해 시스템에 적용 시 유연성을 높일 수 있고 고속 데이터 처리 시에 유리하다. 물리 계층 ATM 셀 데이터의 실시간 처리를 위해 Rijndael 알고리즘을 FPGA로 구현한 소자를 사용하여 직렬로 입력되는 UNI(User Network Interface) 셀을 순환 여유 검사 방법을 이용하여 셀의 경계를 판별하고 셀이 사용자 셀인 경우, 목적지의 주소값 등 제어 데이터를 지니고 있는 헤더 부분을 분리한 48 옥텟의 페이로드를 병렬로 변환, 16 옥텟(128 비트) 단위로 3 개의 암호화 모듈에 각각 전달하여 암호화 과정을 마친 후 버퍼에 저장해 둔 헤더를 첨가하여 셀로 재구성하여 전송하여 준다. 수신단에서 복호화 시에는 페이로드 종류를 판별하여, 사용자 셀인 경우에는 셀의 경계를 판별한 다음 페이로드를 128 비트 단위로 3 개의 암호화 모듈에 각각 전달하여 복호화하며, 유지 보수 셀인 경우에는 복호화 과정을 거치지 않는다. 본 논문에 적용한 Rijndael 암호화 소자는 변형된 암복호화 과정을 적용하여 제작된 소자로 기존에 발표된 소자에 비해 비슷한 성능을 지니면서 면적 대 성능비가 우수한 소자를 사용하였다.ochlorococcus의 수층별 평균 풍도의 수직분포는 표면 혼합층에서 유사한 수준을 보이다 이심에서 급격한 감소를 나타냈다. 그러나 TSWP에선 풍도의 급격한 감소가 나타나지 많고 100 m 수심까지 높은 풍도를 나타냈다. Picoeukaryotes는 C-ECS에서 100 m까지 유사한 수준의 풍도를 보였으며, 동해의 $20\sim30\;m$ 수심에선 최대 풍도층이 나타났다.특별한 영향을 미치지 않는 것으로 나타났다. 동일 환자들의 골상태의 변화관찰과 신질환 관련 골감소의 요인을 밝혀내기 위한 추가적인 연구가 필요할 것으로 사료된다. 정확한 진단 및 동반된 질환을 감별하기 위한 노력이 필요하다.심되나 X-ray VCUG로 발견되지 않은 경우에는 RI VCUG를 꼭 시행하는 것이 방광요관역류의 정확한 진단을 하는데 도움이 된다..25% sodium 식이 enalapril군에서 사구체여과율이 증가됨을 관찰할 수 있었다. 4) 신절제술후 남아 있는 신조직무게를 비교하여 보면 24주째 0.25% sodium 식이군, 0.25% sodium 식이 enalapril군, 0.25% sodium 식이 nicardipine군에서 16주째 0.49% sodium 식이군, 0.49% sodium 식이 enalapril군, 0.49% sodium 식이 nicardipine 군보다 의의있게 신조직무게가 증가됨을 관찰할 수 없었다. 5) 0.25% sodium 식이군은 0.49% sodium 식이군과 비교하여 MES의 현저한 감소를 보였고 (0.25% sodium식이군: 12주; $1.97{\pm}0.02$, 24주; $2.06{\pm}0.03$ vs. 0.49% sodium 식이군: 12주; $2.29{\pm}0.09$, 16주; $2.55{\pm}0.

• 정보보호학회논문지
• /
• 제13권2호
• /
• pp.13-29
• /
• 2003

웹 메일 시스템은 이동성이 뛰어나고 누구나 쉽게 사용할 수 있다는 장점으로 인해 차세대 전자우편 시스템으로 주목받고 있다. 그러나 기존의 웹 메일 시스템은 보안 메커니즘이 전혀 적용되고 있지 않거나, 보안 서비스를 제공한다 하더라도 그 강도가 약해 외부의 공격자에게 메일의 내용이 쉽게 노출되거나 위조 및 변조의 위험이 있다. 이와 같은 문제의 해결을 위해 본 논문에서는 전자우편 보안 국제 표준인 S/MIME에 기반한 안전한 웹 메일 시스템을 설계 및 구현하였다. 안전한 웹 메일 시스템은 메일의 송수신 및 저장, 사용자 정보의 저장 등의 기능을 수행하는 서버 부분과 메일 작성 및 읽기, 암호화 및 전자서명 기능을 수행하는 클라이언트 부분으로 구성되어 있다. 기존의 보안 웹 메일 시스템에서는 메일에 대한 암호 연산이 웹메일 서버에서 수행되지만. 본 논문에서 설계 및 구현한 시스템에서는 송신자의 클라이언트 모듈에서 S/MIME에 기반하여 작성한 보안 메일을 서버로 전송하면 서버는 이를 수신자에게 전달하고, 수신자의 클라이언트모듈은 수신한 메일에 대한 복호화 및 전자서명 확인을 수행한다. 이와 같이 보안 메일의 작성을 비롯한 암호연산을 서버가 아닌 클라이언트 부분에서 처리하도록 함으로써 송신자와 수신자간의 End-to-End 보안을 가능하게 하여 안전성 및 신뢰성을 향상시키고 서버의 부하를 줄여 전체 시스템의 효율을 향상시켰다.