• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.218-218
• /
• 2010

유기물과 무기물이 결합한 유기물/무기물 나노복합체는 차세대 전자 소자 제작에 있어 저전력 및 높은 생산성으로 인해 유용한 소재로 각광받고 있다. 유기물/무기물 나노복합체에 사용되는 물질 중에서 코어-쉘 구조의 나노 입자를 사용한 나노복합체는 나노 입자의 쉘에 의한 메모리 특성의 변화로 인해 차세대 메모리 소자에 응용하려는 연구가 활발히 진행되고 있다. 그러나 코어-쉘 나노 입자가 분산되어 삽입된 고분자 박막 구조를 사용한 비휘발성 메모리의 쉘에 의한 메모리 특성 변화에 대한 연구는 비교적 미미하다. 본 연구에서는 CdTe-CdSe 나노 입자가 Poly(9-vinylcarbazol) (PVK) 박막에 분산된 구조를 기억층으로 사용하는 비휘발성 메모리 소자의 제작과 CdSe 쉘 층에 의한 메모리 특성의 변화에 대한 관찰을 수행하였다. 코어-쉘 나노입자에서 쉘의 역할을 알기 위하여 CdTe-CdSe 나노 입자와 CdTe 나노 입자를 각각 PVK에 톨루엔을 사용하여 녹여 나노 입자가 분산된 용액들을 제작하였다. 두 용액을 p-Si 기판 위에 스핀 코팅으로 도포한 후에 열을 가해 나노복합체를 형성하고 Al을 게이트 전극으로 증착한다. 제작된 두 가지 Al/CdTe-CdSe나노 입자＋PVK/p-Si 소자와 Al/CdTe나노 입자＋PVK/p-Si 소자는 정전용량-전압 (C-V) 측정 결과 히스테리시스 특성이 관찰되었다. CdTe-CdSe 나노 입자를 포함한 소자의 C-V 곡선의 flatband voltage shift는 0.5 V이고, CdTe 나노입자를 포함한 소자의 C-V 곡선의 flatband voltage shift는 1.1 V이다. CdTe-CdSe 나노 입자가 포함된 소자와 CdTe 나노 입자가 포함된 소자의 flatband voltage shift의 차이가 나타나는 원인에 대하여 에너지 밴드 대역도를 사용하여 설명하였다. 본 연구결과는 코어-쉘 나노 입자를 사용하는 비휘발성 메모리 소자에서 쉘에 의한 메모리 특성 변화에 대한 정보를 제공할 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.272-272
• /
• 2011

무기물 나노입자를 포함하는 유기물/무기물 나노복합체는 차세대 전자 소자에 쉽게 적용이 가능하고 응용 잠재적 능력이 뛰어나기 때문에 차세대 비휘발성 메모리 소자에 응용하려는 연구가 세계적으로 활발히 진행되고 있다. 본 연구에서는 poly (methylmethacrylate) (PMMA) 절연성 고분자 박막 안에 CdTe와 CdTe-CdSe 코어-쉘 나노입자를 각각 분산시켜 이를 전하의 저장 매체로 사용하는 메모리 소자를 제작하였다. 제작된 각각의 소자에 대한 메모리 메카니즘과 PMMA 박막 안에 분포되어 있는 CdTe-CdSe 코어-쉘 나노입자에서 CdSe 쉘의 전기적 영향에 대하여 연구하였다. 소자에 필요한 용액을 제작하기 위해 서로 다른 용매에 녹아 있는 CdTe-CdSe 나노입자와 PMMA를 혼합하였다. Al 금속을 하부 전극으로 증착한 p-Si (100) 기판 위에 나노입자와 PMMA가 혼합된 용액을 스핀 코팅 방법을 사용하여 박막을 형성한 후, 남아있는 용매를 제거하기 위해 열처리를 하였다. 용매가 모두 제거된 박막위에 금속 마스크를 사용하여 상부 Al 전극을 열증착 방법으로 형성하였다. 나노입자가 포함된 고분자 박막의 메모리 특성을 비교하기 위하여 나노입자가 없는 PMMA층만으로 형성된 소자도 같은 방법으로 제작하였다. 세 가지 종류의 소자에 고주파 정전용량-전압 (C-V) 측정을 한 결과 나노입자가 분산된 PMMA 층으로 제작된 소자에서만 평탄 전압 이동이 관찰되었으며, 이것은 나노입자를 전하 포획 장소로 사용할 수 있다는 것을 확인하였다. 정전용량-시간 (C-t) 측정을 하여 나노입자가 포함된 PMMA 층으로 제작된 메모리 소자의 안정성을 관찰하였다. C-V와 C-t 측정 자료를 바탕으로 제작된 메모리 소자의 메모리 메카니즘과 CdTe-CdSe 코어-쉘 나노입자에서 CdSe 쉘의 역할을 설명하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.148-148
• /
• 2010

플래시 메모리로 대표되는 비휘발성 메모리는 IT 기술의 발달에 힘입어 급격한 성장세를 나타내고 있지만, 메모리 소자의 크기가 작아짐에 따라서 그 물리적 한계에 이르러 차세대 메모리에 대한 요구가 점차 높아지고 있는 실정이다. 따라서, 이러한 문제점에 대한 대안으로서 고속 동작 및 정보의 저장 시간을 향상 시킬 수 있는 nano-floating gate memory (NFGM)가 제안되었다. Nano-floating gate에서 사용되는 nanocrystal (NCs) 중에서 Si nanocrystal은 비휘발성 메모리뿐만 아니라 발광 소자 및 태양 전지 등의 매우 다양한 분야에 광범위하게 응용되고 있지만, NCs의 크기와 밀도를 제어하는 것이 가장 중요한 문제로 이를 해결하기 위해서 많은 연구가 진행되고 있다. 또한, 소자의 소형화가 이루어지면서 기존의 플래시 메모리 한계를 극복하기 위해서 터널베리어에 관한 관심이 크게 증가했다. 특히, 최근에 많은 주목을 받고 있는 개량형 터널베리어는 크게 VARIOT (VARIable Oxide Thickness) barrier와 CRESTED barrier의 두 가지 종류가 제안되어 있다. VARIOT의 경우에는 매우 얇은 두께의low-k/high-k/low-k 의 적층구조를 가지며, CRESTED barrier의 경우에는 반대의 적층구조를 가진다. 이와 같은 개량형 터널 베리어는 전계에 대한 터널링 전류의 감도를 증가시켜서 쓰기/지우기 특성을 향상시키며, 물리적인 절연막 두께의 증가로 인해 데이터 보존 시간의 향상을 달성할 수 있다. 본 연구에서는 박막의 $SiO_2$와 $Si_3N_4$를 적층한 VARIOT 타입의 개량형 터널 절연막 위에 전하 축적층으로 $SiN_x$층의 내부에 Si-NCs를 갖는 비휘발성 메모리 소자를 제작하였다. Si-NCs를 갖지 않는 $SiN_x$전하 축적층은 Si-NCs를 갖는 전하 축적층보다 더 작은 메모리 윈도우와 열화된 데이터 보존 특성을 나타내었다. 또한, Si-NCs의 크기가 감소됨에 따라 양자 구속 효과가 증가되어 느린 지우기 속도를 보였으나, 데이터 보존 특성이 크게 향상됨을 알 수 있었다. 그러므로, NFGM의 빠른 쓰기/지우기 속도와 데이터 보존 특성을 동시에 만족하기 위해서는 Si-NCs의 크기 조절이 매우 중요하며, NCs크기의 최적화를 통하여 고집적/고성능의 차세대 비휘발성 메모리에 적용될 수 있을 것이라 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.348-348
• /
• 2012

휴대용 저장매체에서부터 solid state disk와 같은 고속 시스템 저장 매체 까지 플래시 메모리의 활용도가 급속도로 커지고 있다. 이에 플래시 메모리에 대한 연구 또한 활발히 진행 되고 있다. 현재 다결정 실리콘을 전하 주입 층으로 사용하는 기존의 플래시 메모리는 20 nm 급 까지 비례 축소되어 활용되고 있다. 하지만 20 nm 이하 크기의 소자에서는 과도한 누설전류와 구동전압의 불안정, 큰 간섭현상으로 인한 성능저하와 같은 많은 문제점에 봉착해 있다. 이를 해결하기 위해 FinFET, Vertical 3-dimensional memory, MRAM (Magnetoresistive Random Access Memory), PRAM(Phase-change Memory)과 같은 차세대 메모리 소자에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 차세대 메모리 구조로 주목 받고 있는 FinFET 구조를 가진 플래시 메모리에서 fin 의 채널영역의 도핑 농도 변화에 의한 20 nm 이하의 게이트 크기를 가지는 소자의 전기적 특성과 프로그램 특성을 3차원 시뮬레이션을 통해 계산하였다. 본 연구에서는 FinFET 구조를 가진 플래시 메모리의 채널이 형성되는 fin의 윗부분도핑농도의 변화에 의한 전기적 특성과 프로그램 특성을 계산하였다. 본 계산에 사용된 구조는 게이트의 크기, 핀의 두께와 높이는 18, 15 그리고 28 nm이다. 기판은 Boron으로 $1{\times}10^{18}cm^{-3}$ 농도로 도핑 하였으며, 소스와 드레인, 다결정 실리콘 게이트는 $1{\times}10^{20}cm^{-3}$ 농도로 Phosphorus로 도핑 하였다. 채널이 형성되는 fin의 윗부분의 도핑농도를 $1{\times}10^{18}cm^{-3}$ 에서 $1{\times}5^{19}cm^{-3}$ 까지 변화 시키면서 각 농도에 대한 프로그램 특성과 전기적 특성을 계산하였다. 전류-전압 곡선과 전자주입 층에 주입되는 전하의 양을 통해 특성을 확인하였고 각 구조에서의 채널과 전자 주입 층의 전자의 농도, 전기장, 전기적 위치 에너지와 공핍 영역의 분포를 통해 분석하였다. 채널의 도핑농도 변화로 인한 fin 영역의 공핍 영역의 분포 변화로 인해 전기적 특성과 프로그램 특성이 변화함을 확인하였다.

• 정보과학회지
• /
• 제27권5호
• /
• pp.10-17
• /
• 2009

• 천문학회보
• /
• 제34권1호
• /
• pp.171.1-171.1
• /
• 2009

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.135-135
• /
• 2011

최근, 아이팟, 아이패드, 스마트폰 등의 휴대정보 기기의 수요가 급격히 증가하면서, 고집적성(테라비트급), 초소형, 초고속성, 고신뢰성을 확보할 수 있는 나노스케일(nano-scale)의 비휘발성 메모리(Non-volatile Memory; NVM) 소자 개발에 많은 연구가 집중되고 있다. 현재, 기존 CMOS 반도체 공정과 호환성이 우수하면서 고집적성의 특성이 가능한 전하트랩 플래시(Chrage Trap Flash : CTF) 메모리 소자가 차세대 비휘발성 메모리로써 각광 받고 있다. 하지만, 이러한 CTF 소자가 32 nm 이하로 스케일 다운이 되면서, ONO 층의 크기와 두께가 상당히 작고 얇아짐에 따라, 메모리 트랩수가 상당히 줄어들기 때문에 프로그램/소거 상태를 인지하는 메모리 윈도우의 마진을 확보하는데 어려움이 있다. 본 논문에서는 500 nm 크기를 갖는 폴리스티렌 비드(bead)를 이용한 나노 리소그래피 공정으로 질화막 표면에 roughness를 주어, 질화막과 블로킹 산화막의 경계면에 메모리 트랩의 표면적이 증가시켜, 메모리 윈도우 증가와 프로그램 속도를 개선을 구현하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.232-232
• /
• 2010

정보화 산업의 발달은 DRAM, flash memory 등을 포함한 기존의 반도체 메모리 소자를 대체할 수 있는 차세대 메모리 소자에 대한 개발을 요구하고 있다. 특히 magnetic random access memory (MRAM)는 SRAM과 대등한 고속화 그리고 DRAM 보다 높은 기록 밀도가 가능하고 낮은 동작 전압과 소비전력 때문에 대표적인 차세대 비휘발성 메모리로 주목받고 있다. 또한 MRAM소자의 고집적화를 위해서 우수한 프로파일을 갖고 재증착이 없는 나노미터 크기의 magnetic tunnel junction (MTJ) stack의 건식 식각에 대한 연구가 선행되어야 한다. 본 연구에서는 고밀도 반응성 이온 식각법(Inductively coupled plasma reactive ion etching; ICPRIE)을 이용하여 재증착이 없이 우수한 식각 profile을 갖는 CoFeB과 IrMn 박막을 형성하고자 하였다. Photoresist(PR) 및 Ti 박막의 두 가지 마스크를 이용하여 HBr/Ar, HBr/$O_2$/Ar 식각 가스들의 농도를 변화시키면서 CoFeB과 IrMn 박막의 식각 특성들이 조사되었다. 자성 박막과 동일한 조건에 대하여 hard mask로서 Ti가 식각되었다. 좋은 조건을 얻기 위해 HBr/Ar 식각 가스를 이용 식각할 때 pressure, bias voltage, rf power를 변화시켰고 식각조건에서 Ti 하드마스크에 대한 자성 박막들의 selectivity를 조사하고 식각 profile을 관찰하였다. 식각 속도를 구하기 위해 alpha step(Tencor P-1)이 사용되었고 또한 field emission scanning electron microscopy(FESEM)를 이용하여 식각 profile을 관찰함으로써 최적의 식각 가스와 식각 조건을 찾고자 하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.467-467
• /
• 2013

유기물/무기물 나노복합체는 메모리, 트렌지스터, 발광 다이오드, 태양 전지 소자에 응용이 시도되고 있으나 유기물의 물리적인 특성 때문에 전류 전송 메커니즘 규명에는 충분한 연구가 진행되어 있지 못하다. 유기물/무기물 나노복합소재를 기반으로 차세대 광학소자나 비휘발성 메모리 소자에 대한 연구가 활발히 진행되고 있으며, 기억소자의 성능 향상을 위하여 여러 가지 유기물/무기물 나노복합소재를 사용하여 제작한 유기 쌍안정성 소자가 차세대 플렉서블 비휘발성 기억소자로 대두되고 있다. 유기 쌍안정성 소자는 비휘발성 기억 소자 중에서 구조가 간단하고 제작비용이 저렴하며 유연성을 가지기 때문에 많은 연구가 진행되고 있다. 많은 장점에도 불구하고 유기물에 관한 많은 연구가 이루어지지 않았기 때문에 소자의 동작특성, 재연성 등의 문제점이 있다. 본 연구에서는 유기 쌍 안정성 소자의 전기적 특성을 연구하기 위하여 ZnO 나노입자를 포함한 PMMA 복합층을 사용하여 소자를 제작하고 전기적 특성을 측정하였으며, 유기물/무기물 나노복합소재의 전류 전송 메커니즘을 이론적으로 규명하였다. 트랩밀도 변화가 유기 쌍안정성 소자에 미치는 영향을 연구하기 위하여 C60 층을 삽입하였고, 그 결과 C60이 삽입된 유기 쌍안정성 소자가 향상된 메모리 특성을 보였다. 소자의 제작은 Indium tin oxide가 증착된 유리 기판위에 C60 층을 스핀코팅 방법으로 적층하였다. ZnO 나노 입자와 PMMA를 혼합하여 스핀코팅 방법으로 C60층 위에 박막을 형성한 후, 전극으로 Al을 열증착으로 형성하였다. Space charge limitted current 메커니즘을 이용하여 simulation을 수행하였고 이를 current density - voltage (J-V) 특성과 비교 분석하였다. J-V 특성 결과, simulation결과, 소자의 구조를 통해 유기물/무기물 나노복합소재 기반 메모리 소자의 쓰기, 지우기 및 읽기 동작에 대한 과정을 설명하였다. 또한 C60층을 삽입한 유기물/무기물 나노복합소자를 이용하여 트랩 밀도 변화가 유기 쌍안정성 소자의 전기적 특성에 미치는 영향을 연구하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.607-607
• /
• 2013

차세대 비휘발성 메모리 소자로서 각광받고 있는 저항 변화 메모리(resistive switching random access memory; ReRAM) 소자는 속도가 빠르고, 에너지 소모가 적으며, 고집적화를 이루기 용이하다는 강점을 보유하고 있다. 지금까지 저항변화 물질의 최적화를 위해 매우 다양한 물질들이 연구되고 있으며, 그 물질에 따라 스위칭 메커니즘 및 동작 방법이 다르게 보고되어 왔다. 하지만 저항변화 메모리의 스위칭 거동은 전형적인 전기적 제어 조건으로부터 구현되었기 때문에 한정된 소자 특성을 나타낼 수밖에 없었다. 본 연구에서는 새로운 메모리 제어 조건으로 빛을 이용함으로써 한정된 소자 특성으로부터 벗어나고자 하였다. 저항 변화 물질로 잘 알려진 ZnO를 표면적이 넓은 형태로 합성하기 위하여 hydrothermal 방법으로 FTO 기판 위에 수직하게 배열된 ZnO 나노와이어를 형성하고 그 위에 Au 상부 전극을 형성하여 금속-절연체-금속 소자 구조를 제작하였다. 본 연구에서는 전형적인 전기적 제어 조건에 더불어 빛의 입사 유무 조건을 바꿔가면서 Au/ZnO 나노와이어/FTO 소자의 저항 변화 특성을 평가 하였을 뿐만 아니라 전기적 인가 없이 오직 빛만으로 두 가지 안정한 저항 상태를 반복적으로 전환하는 특성을 유도하였다. 본 결과를 바탕으로 필라멘트 이론에 기초한 저항 변화 메커니즘을 설명하는 모델이 제시되었다.