• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.423.1-423.1
• /
• 2014

본 발표에서는 실리콘 이종접합 태양전지에서 중요한 실리콘 웨이퍼 표면/계면 제어에 대하여 발표한다. 다시 말하여, 실리콘 웨이퍼 기판 세정공정 변화에 따른 실리콘 웨이퍼 표면의 소수전하수명(minority carrier lifetime, MCLT) 및 태양전지 소자특성 변화에 대하여 연구하였다. 구체적으로, 실리콘 웨이퍼 클리닝 최초단계로써 KOH damage etching 공정을 도입할 때, 이후 클리닝 공정을 통일하여 적용한 웨이퍼 표면의 MCLT 및 상기 웨이퍼를 이용하여 플라즈마 화학기상증착법(PECVD)을 통하여 제작한 태양전지 소자 효율은 KOH etching 시간이 10분일 때 최대치에 도달한 후 감소하였다. 또한, RCA1, RCA2, Piranha로 이루어진 웨이퍼 클리닝 단계의 사이에, 또는 맨 마지막에 묽힌 불산용액(DHF, 5 %) 처리를 하여 표면 산화막 제거 및 수소종단처리를 하여 기판의 passivation 특성을 향상시키고자 할 때, 불산용액 처리 순서에 따른 웨이퍼 표면의 MCLT 및 태양전지 소자 효율을 비교하였다. 그 결과, 묽은불산용액을 클리닝 단계 사이에 적용하였을 때의 MCLT 및 태양전지 소자의 특성이 더 우수하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.459.2-459.2
• /
• 2014

CdTe계와 CGIS계 태양전지의 광투과층으로 CdS 박막이 많이 사용된다. Cds 박막의 필요한 물성으로는 높은 광투과도와 얇은 두께이다. 광투과층으로 사용되는 CdS 막의 광투과도가 높아야 많은 양의 빛이 손실 없이 투과하여 광흡수층인 CIGS에 도달할 수 있다. 특히, CdS막의 두께가 얇으면 밴드 갭 이상의 에너지를 가지는 파장의 빛도 투과시킬 수 있어 태양전지의 효율의 증가을 얻을 수가 있다. 그러나 CdS 막의 두께가 얇을 경우, pinhole이 생성되는 등 막의 균질성이 문제가 된다. 본 연구에서는 높은 변환 효율을 갖는 CIGS 박막 태양전지 제작에 적합한 chemical bath depostion(츙)법을 이용하여 CdS 박막을 제조하였다. 또한 반응시간, Cd 및 S source 비와 같은 증착 조건에 따른 박막의 특성을 조사하였다.

• Korean Chemical Engineering Research
• /
• v.51 no.5
• /
• pp.545-549
• /
• 2013

For the purpose of development of effective synthetic process of CHMI, a series of experiments were preformed on the preparation of CHMAIE, the intermediate of CHMI. For the first step, CHMA was synthesized by dropwise mixing of cyclohexylamine with maleic anhydride in toluene and 98.2% of theoretical CHMA was obtained by precipitation at $10^{\circ}C$ for 2 hours. The optimum reaction temperature of the esterfication, preparation reaction of CHAMIE from CHMA, was $68^{\circ}C$, and equilibrium conversion at optimum temperature was 98.5%. Equilibrium reaction time decreased with reaction temperature, and 4 hours was taken to reach equilibrium at optimum reaction temperature. Toluene in the final reaction product could be recovered by vacuum distillation. The recovery of toluene was increased with distillation temperature and 98% of toluene could be recovered at $55^{\circ}C$.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.119.1-119.1
• /
• 2016

크라이오 워터펌프(CWP)는 크라이오 펌프(CP)와 달리 10 K 활성탄 어레이는 장착하지 않고 100 K 정도로 냉각시킨 배플만을 사용하여 물의 배기속도를 최적화 하는 데 초점을 맞춘 진공펌프다. 용기 압력이 10-9 mbar 대가 될 때까지는 잔류기체의 90% 이상이 수분이므로 다른 기체들의 배기 보다는 물을 잘 배기하는 것이 배기시간을 단축하고 도달 진공도를 낮추는 첩경이라는 아이디어에 근거를 두고 있다. CWP는 물 흡착확률을 거의 1에 가깝게 만들어서 오리피스 컨덕턴스에 육박하는 이상적인 펌프를 제작할 수 있지만 용도상 직부형(close type), 통과형(in-line type) 및 내장형(in-vessel type) 등 세 가지 다른 형태에 따라 성능도 약간씩 다르다. CWP는 모든 기체에 반응하는 정통적인 CP에 비해 훨씬 간단하고 저렴하게 만들 수 있으면서도 진공 시스템에 큰 영향을 미칠 수 있지만 물 이외의 기체들을 배기할 펌프가 필요하다는 측면에서 활용에 제약이 있다. 만일 TMP를 이미 사용하고 있거나 작은 TMP를 추가로 달아서 충분히 작동이 가능한 시스템이면서 수분 발생이 많은 곳이나, 또 활성탄의 오염이나 산소 분위기 등 CP 투입이 꺼려지는 환경이라면 CWP 사용이 좋은 선택이 될 수 있다. CWP의 물 배기용량은 CP의 알곤이나 질소 배기용량에 준하는 크기로 0.5g/cm2 이상임이 실험적으로 입증되었다. 따라서 일반적인 상황에서 정상 작동시 대부분의 기체는 TMP로 배출하고 잔류 수분만 포집하므로 CP처럼 주기적인 재생이 필요 없다. 필요하다면 CWP는 금속 표면에 응축된 물을 드라이펌프 작동만으로 쉽게 제거할 수 있고 혹시 오염 물질이 붙어도 세척이 용이하다. 이런 사용상 융통성과 여러 가지 장점에도 불구하고 그동안 물배기에 대한 인식이 미흡하고, 또 부수적이고 추가적인 비용이 드는 것으로 생각되어 주목을 받지 못했지만 디스플레이와 반도체 산업을 필두로 물 분압을 낮추고 생산수율을 높이는 것에 점점 더 관심이 높아지면서 CWP에 대한 수요도 높아지고 있다. 본 보고에서는 20인치 통과형 CWP를 만들고 14인치 TMP에 얹어 복합 진공배기시스템을 구성한 후 물 배기속도와 알곤, 질소 및 수소 배기속도를 측정하고 예측치와 비교했다. 아울러 물 배기용량 측정 및 CWP의 온도제어와 펌프재생 특성 평가 결과도 정리했다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.142-142
• /
• 2010

본 논문은 단결정 및 다결정 실리콘 기판 상에 아산화질소 플라즈마 처리를 통하여 형성한 초박형 실리콘 옥시나이트라이드 박막의 특성과 이의 어플리케이션에 관한 것이다. 초박형 절연막은 현재 다양한 전자소자의 제작과 특성 향상을 위하여 활용되고 있으나 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였고, 실제 어플리케이션에 적용하였다. 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, 벌크 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 아산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성할 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적, 전기적 특성을 분석하였다. 아산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 시간과 박막 두께의 함수로 전환해보면 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 아산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 전기적인 특성의 경우, 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 결론적으로 실리콘 옥시나이트라이드 박막을 활용하여 전기적으로 안정한 박막트랜지스터를 제작할 수 있었으며, 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 전하 주입 및 기억 유지 특성이 효과적인 터널링 박막을 증착하였고, 이를 바탕으로 다결정 실리콘 비휘발성 메모리 소자를 제작하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.81-81
• /
• 2000

본 연구는 고집적 반도체 소자의 제조 공정에 있어서 산화막을 형성하지 않고 굴곡진 표면을 균일하게 고농도로 도핑하기 위한 방안의 일환으로 기존의 PH3 대신 고체 P를 직접 이용한 2-zone 확산법으로 다결정 Si에 도핑하는 방법을 채택하고, 그 rksmdtjddmdf 검토하는데 목적이 있다. 도핑 시간에 따른 확산 경향을 살펴본 결과, 시간이 증가함에 따라 도핑이 증가하는 뚜렷한 경향을 나타내었으며, 온도가 증가할수록 시간에 따른 농도의 증가량이 커지는 것을 알 수 있었다. 따라서, 고온에 비해 저온에서 더 빨리 pile-up이 일어나며 표면 부근의 농도가 포화상태에 빨리도달하는 것을 알 수 있었다. 다결정 Si에서의 확산거동을 살펴본 결과, 결정립 크기가 적을수록 저항이 높게 나타났으며, 단결정 Si의 저항값보다 약 4~5배 가까이 높은 값을 나타내었다. 또한 동일한 온도에서 시간에 따라 표면 부근의 pile-up 현상이 증가하는 뚜렷한 경향을 보여 주었다. 온도가 감소할수록 pili-up 현상이 증가하는 경향을 나타내었으며, 입계를 통한 빠른 확산에 의해 단결정 Si에 비해 표면 pile-up의 포화가 늦게 일어나는 것을 알 수 있었다. 고체 P를 source로 사용한 경우와 PH3 (phosphine)을 source로 사용한 경우를 비교 분석한 결과, 75$0^{\circ}C$에서 PH3에 비해 고체 P를 사용한 경우의 표면농도가 약 50배 정도로 높게 도핑된 것을 알 수 있었다. 도핑된 P중에서 전기적으로 활성화되어 있는 성분을 알아본 결과, SIMS의 결과와 유사하게 고체 P의 경우가 약 50배 높은 값을 나타내었다. 실제 소자의 특성을 알아보기 위하여 커패시터를 제작하여 측정하여 본 결과, 추가의 도핑을 하지 않은 시편에 비해 고체 P를 도핑한 시편이 약 8%의 Cmin 값의 증가를 보였으며, PH3에 비해 약 3%의 증가된 값을 나타냈었다. 누설전류 특성은 2V에서 수 fA/$\mu\textrm{m}$2로 양호하게 나타났다. 실험 결과 고체 P를 이용한 경우 더 우수한 특성을 나타내었으나, 예상과는 달리 차이가 적게 나타났다. 그 원인은 소자 제조 공정에서 콘택 부분에 큰 저항 성분이 형성되어 생긴 문제로 생각된다. 또한 실험에 사용된 유전체의 두께가 두꺼워 HSG 사이의 갭 부분이 캐패시턴스 증가에 기여를 충분히 못한 것으로 사료된다. 따라서, 제조 공정 상의 문제점을 제거하고 고체 P를 사용할 경우 본 실험에 비해 보다 증진된 특성을 보여줄 것으로 기대된다. 이상의 결론을 토대로 볼 때, 2-zone 확산법을 이용한 P 도핑 방법은 저온에서 효과적으로 다결정 Si에 고농도의 도핑을 할 수 있다고 생각된다.

• Journal of the Korean Vacuum Society
• /
• v.22 no.6
• /
• pp.298-305
• /
• 2013

Uniform silica nanobeads were synthesized by St$\ddot{o}$ber method and assembled in the form of monolayer on glass substrate using sonication method. Before the assembly of silica nanobeads, glass substrates were treated with molecular linkers, such as CP-TMS and PEI, and nanobeads were dispersed in toluene. In attachment test, SO (sonication without stacking) method and SS (sonnication with stacking) method was used and sonication time was controled. After the experiment, microbalance was use to measure deviation between before and after the attachment experiment then calculate percent of coverage. Minutely observe with SEM (Scanning Electron Microscopy) then select the most close-packed and monolayer assembled cover glass and calculate DOC (Degree of Coverage). In SO method, DOC increased very sharply and reach over 140 percent point, also got lots of multi-layer region. On the other hand, in SS method DOC increased slower than SO method but more close-packed and monolayer assembled.

• Journal of the Korean Vacuum Society
• /
• v.22 no.4
• /
• pp.211-217
• /
• 2013

Two types of organic thin film solar cell devices with bulk hetero-junction (BHJ) structure were fabricated on plastic substrates using conjugated polymers of $PCDTBT:PC_{71}BM$ and $PTB7:PC_{71}BM$ blended as active channel layer. Time-variant characteristics of the organic thin film solar cell devices were investigated: short circuit current density ($J_{SC}$); open circuit voltage ($V_{OC}$); ; fill factor (FF); power conversion efficiency (PCE, ŋ). All the performance parameters were degraded by progress of the measurement time, while $V_{OC}$ showed the most drastic decrease with time. Possible factors to cause the time-variant alteration of performance parameters were discussed to be clarified.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.145-145
• /
• 2012

반도체 집적회로의 집적도가 증가함에 따라 RC delay가 증가하며, 금속 배선의 spiking, electromigration 등의 문제로 인해 기존의 알루미늄 금속을 대체하기 위하여 구리를 배선재료로 사용하게 되었다. 하지만 구리는 실리콘 및 산화물 내에서 매우 빠른 확산도를 가지고 있으므로, 구리의 확산을 막아 줄 확산방지막이 필요로 하다. 이러한 확산방지막의 증착은, 소자의 크기가 작아짐에 따라 via/contact과 같은 고단차 구조에도 적용이 가능하도록 기존의 sputtering 증착 방법에서 이를 개선한 collimated sputter, long-throw sputter, ion-metal plasma 등의 방법으로 물리적인 증착법이 지속되어 왔지만, 근본적인 증착방법을 바꾸지 않는 한 한계에 도달하게 될 것이다. 원자층 증착법(ALD)은 CVD 증착법의 하나로, 소스와 반응물질을 주입하는 시간을 분리함으로써 증착하고자 하는 표면에서의 반응을 유도하여 원자층 단위로 원하는 박막을 얻을 수 있는 증착방법이다. 이를 이용하여 물리적 증기 증착법(PVD)보다 우수한 단차피복성과 함께 정교하게 증착두께를 컨트롤을 할 수 있다. 본 연구에서는 이러한 원자층 증착법을 이용하여 구리 배선을 위한 확산방지막으로 텅스텐질화막을 형성하였다. 텅스텐 질화막을 형성하기 위하여 금속-유기물 전구체와 함께 할라이드 계열인 WF6를 텅스텐 소스로 이용하였으며, 이에 대한 원자층 증착방법으로 이루어진 박막의 물성을 비교 평가하여 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.291-291
• /
• 2011

플라즈마에 노출된 재료 표면의 온도 증가는 다음과 같은 요인에 의해서 결정된다. 이온의 충돌에 의한 역학적 에너지, 이온의 중성화, 라디칼의 안정화에 의한 에너지 방출(잠열, latent heat), 플라즈마에서 방출된 빛의 흡수. 이중 식각을 위한 기판 바이어스에 의해서 주로 결정되는 이온 충돌 에너지와 잠열의 방출이 300 mm wafer용 유도 결합 플라즈마 식각 장치에서 소스 전력과 바이어스 전력에 따라서 어떻게 변화하는지 전산 유체 역학 모사 프로그램인 CFD-ACE를 이용하여 상용 식각 장비인 AMAT사의 DPS II를 대상으로 온도 분포의 변화를 계산하였다. 실험 결과와 비교를 위하여 다섯 곳에(상, 하, 좌, 우, 중심) 열전대를 부착한 온도 측정 웨이퍼를 기판의 위치에 설치하고 여러 가지 실험 조건에 대해서 온도의 변화를 측정하였다. Ar 10 mTorr에서 2열 병렬 안테나의 전력을 300 W에서 시간에 따른 온도의 변화를 측정하였다. 이때 wafer의 평균 온도는 $28.9^{\circ}C$에서 $150^{\circ}C$까지 12분 내에 상승하였으며 최고 온도에 도달한 다음에는 거의 일정하게 유지 되었다. Si의 식각에서 온도의 영향을 가장 크게 받는 반응은 F 라디칼에 의한 Si의 직접 식각이며 Arrhenius 식의 형태로 표현하면 0.116*exp (-1250/T)의 형태로 된다. 문헌에 보고된 계수를 이용해서 $29^{\circ}C$의 식각 속도와 플라즈마에 의한 가열 최고 온도인 $150^{\circ}C$ 때의 값을 비교해보면 3.3배의 차이가 난다. 따라서 4%내의 식각 균일도를 목표로 하는 폴리 실리콘 게이트 식각 장비의 설계에서는 플라즈마에 의한 가열 불균일을 상쇄 할 수 있는 히터와 냉각 구조의 최적 설계가 필요하다.