• 제목/요약/키워드: 직렬 통신

검색결과 426건 처리시간 0.03초

교류 구동 LED 드라이버 IC에 관한 연구 (A study on AC-powered LED driver IC)

  • 전의석;안호명;김병철
    • 한국정보전자통신기술학회논문지
    • /
    • 제14권4호
    • /
    • pp.275-283
    • /
    • 2021
  • 본 연구에서는 저내압 반도체 공정으로 제작 가능한 교류 구동 LED 드라이버 IC를 설계하여, 그 성능들에 대한 시뮬레이션을 수행하였다. 교류 220V에서 직접 구동하기 위한 드라이버 IC를 제작하기 위하여 500V 이상의 항복전압을 만족하는 반도체 제조공정이 필요하다. 고내압 반도체 제조공정은 일반적인 저내압 반도체 공정보다 매우 높은 제조비용을 요구한다. 따라서 낮은 내압의 소자를 구현하는 반도체 공정기술로도 제작할 수 있도록 LED 드라이버 IC를 직렬로 설계하였다. 이는 입력전압이 고전압이라도 각 LED 블록마다 전압이 나누어 인가되는 것을 가능하게 한다. LED 조명회로는 220V에서 96%의 역률을 나타내고 있다. pnp 트랜지스터를 이용한 역률 개선 회로에서는 99.7%의 아주 높은 역률을 얻을 수 있으며, 입력전압의 변동과 관계없이 매우 안정된 동작을 보여주었다.

전파 정류기를 가지는 PWM 제어 기반의 AC-DC 컨버터 설계 및 제작 (Design and Making of PWM Control-based AC-DC Converter with Full-Bridge Rectifier)

  • 최범수;김상현;우동기;이민호;고윤석
    • 한국전자통신학회논문지
    • /
    • 제18권4호
    • /
    • pp.617-624
    • /
    • 2023
  • 최근, 전자 제품의 소형화와 저소비전력화 및 향상된 효율과 역률개선이 큰 관심 사항이 되고 있다. 본 논문에서는 PWM 제어기반의 AC-DC 컨버터를 설계, 제작하였다. AC-DC 컨버터는 하나의 정류회로와 하나의 출력전압 제어 회로가 직렬로 연결되는 구조로 설계하였으며, 정류회로는 다이오드 기반 단상 전파전류 회로, 출력전압 제어 회로는 PWM 제어기반의 DC-DC 변환 회로를 적용하였다. PWM 제어를 위한 주 제어장치로 아두이노를 이용하였으며, LCD를 출력 단에 구성하여 제어 결과를 확인할 수 있도록 하였다. 시험회로를 통한 반복 실험들을 통해서 오실로스코프와 LCD에 디스플레이 되는 출력전압과 목표 출력전압의 오차를 확인하였으며, 오실로스코프 측정값을 기준으로 약 5%의 오차율을 보임으로써 제안된 설계 방법론의 유효성을 확인할 수 있었다.

밀리미터파 대역 5G 특화망 서비스를 위한 고부엽 특성의 4×4 위상배열안테나 설계 (Design of a 4×4 Phased Array Antenna with High Sidelobe Charactericstic for Millimeter-Wave Band 5G Dedicated Network Services)

  • 오명준;문정익;이정남;정영배
    • 전기전자학회논문지
    • /
    • 제28권3호
    • /
    • pp.303-309
    • /
    • 2024
  • 본 논문에서는 밀리미터파 대역 5G(5th generation) 특화망을 위하여 대규모 사무공간이나 공장 등에 사설망 통신서비스를 제공할 수 있는 고이득 위상배열 안테나를 제안한다. 본 안테나는 1×2의 직렬 배열을 부배열로 8개 단자로 구성된 4×4 배열 구조를 가졌으며, 높은 부엽특성을 구현하기 위하여 개별 방사부의 크기를 조정하는 전력 테이퍼링(Tapering)과 함께 짝수 행의 배열을 1λg 만큼 이격하는 오프셋(offset) 배열구조를 적용하여 22.3 dB의 높은 부엽레벨(SLL: Side-lobe level)과 18.1 dBi의 고이득 특성을 구현하였다. 또한, 목적하는 빔 조향범위인 수평(Azimuth) 방향 ±45°, 수직(Elevation) 방향 ±10°에서 최소 15.2 dBi와 17.4 dBi의 이득특성을 구현하여, 넓은 서비스 영역 내에서 원활한 통신서비스가 제공되도록 하였다.

네트워크 보안을 위한 다중모드 블록암호시스템의 설계 (Design of Multimode Block Cryptosystem for Network Security)

  • 서영호;박성호;최성수;정용진;김동욱
    • 한국통신학회논문지
    • /
    • 제28권11C호
    • /
    • pp.1077-1087
    • /
    • 2003
  • 본 논문에서는 IPsec등의 네트워크 보안 프로토콜을 위해 다중모드를 가지는 블록암호시스템의 구조를 제안하고 ASIC 라이브러리를 이용해서 하드웨어로 구현하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES 등의 국내외 표준 블록암호화 알고리즘을 사용하였고 네트워크를 비롯한 유/무선으로 입력되는 데이터를 최소의 대기시간(최소 64클럭, 최대 256클럭)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 본 설계는 ECB, CBC, OFB뿐 아니라 최근 많이 사용되는 CTR(Counter) 모드를 지원하고 다중 비트단위(64, 128, 192, 256 비트)의 암/복호화를 수행한다. IPsec등의 네트워크 보안 프로토콜로의 연계를 위해 알고리즘 확장성을 보유한 하드웨어로 구현되었고 여러 암호화 알고리즘의 동시적인 동작이 가능하다. 적절한 하드웨어 공유와 프로그래머블한 특성이 강한 내부데이터 패스를 통해 자체적인 블럭암호화 모드를 지원하기 때문에 다양한 방식의 암/복호화가 가능하다. 전체적인 동작은 직렬 통신에 의해서 프로그래밍되고 명령어의 디코딩을 통해 생성된 제어신호가 동작을 결정한다. VHDL을 이용해 설계된 하드웨어는 Hynix 0.25$\mu\textrm{m}$ CMOS 공정을 통해 합성되었고 약 10만 게이트의 자원을 사용하였으며, 100MHz 이상의 클럭 주파수에서 안정적으로 동작함을 NC-Verilog에서 확인하였다.

위성통신 능동 위상배열 안테나에서 주파수 스캔 효과로 발생하는 빔 지향 오차의 보상 (Correction of Beam Direction Error caused by Frequency Scan Effect in Active Phased Array Antenna for Satellite Communications)

  • 전순익;오승엽
    • 한국전자파학회논문지
    • /
    • 제14권4호
    • /
    • pp.413-420
    • /
    • 2003
  • 본 논문에서는 위성통신용 능동 위상배열 안테나에서 주파수 스캔 효과에 의하여 발생하는 안테나 빔 패턴의 지향 오차를 보상하는 방법을 제안한다. 능동 위상배열 안테나가 두 개의 빔 패턴을 위하여 두 개의 배열이 직렬 연결되고 배열 수가 비대칭인 경우에, 두 빔의 적용 주파수가 다르고 주파수 간격이 크며 빔 폭이 좁고 스캔각이 크면 안테나는 주파수 스캔 효과에 의해 빔 지향 오차가 발생한다 제안되는 수식을 사용하면, 빔 지향오차 각을 예측하여 계산할 수 있으며 이를 보상하는 능동 위상배열 안테나의 위상제어 값을 계산할 수 있다. 본 논문에서는 첫째 층 32$\times$4 배열과 둘째 층 4$\times$2 배열 구조로부터 두 개의 안테나 빔을 가지고, 7.25 GHz~7.75 GHz 주파수 대역에서 두 빔의 주파수 편차가 최대 500 MHz(6.7 %)이며, 주파수 스캔 범위가 0$^{\circ}$~$\pm$35$^{\circ}$이고, 35.6 dBi 이득과 2.2$^{\circ}$의 3 dB 빔 폭을 가지는 능동 위상배열 안테나 시스템을 제작하고, 주파수 스캔효과에 의한 빔 지향 오차를 제안된 방법의 적용 전과 적용 후에 측정 비교하였다. 주파수 스캔 효과에 의한 빔 지향 오차는 보상 전에 최대 2.5$^{\circ}$였으나, 보상 후에는 최대 0.2$^{\circ}$오차로 감소하였다. 제안된 보상으로 안테나 시스템은 7 dB 신호감쇄가 보상되었다. 제안된 보상으로 능동 위상배열 안테나는 통신을 위한 목표 위성을 정확하게 지향할 수 있다.

평판디스플레이 응용을 위한 차동 FPCB 전송선 설계 최적화 (Design Optimization of Differential FPCB Transmission Line for Flat Panel Display Applications)

  • 류지열;노석호;이형주
    • 한국정보통신학회논문지
    • /
    • 제12권5호
    • /
    • pp.879-886
    • /
    • 2008
  • 본 논문에서는 저전압 차동 신호(Low-Voltage Differential Signaling, LVDS) 전송방식의 응용을 위한 차동 전송 접속 경로의 분석 및 설계 최적화 방법을 제안한다. 차동 전송 경로 및 저전압 스윙 방법의 발전으로 인해 LVDS 방식은 데이터 통신 분야, 고해상도 디스플레이 분야, 평판 디스플레이 분야에서 매우 적은 소비전력, 개선된 잡음 특성 및 고속 데이터 전송률을 제공한다. 본 논문은 차동 유연성 인쇄회로 보드(flexible printed circuit board, FPCB) 전송선에서 선폭, 선두께 및 선 간격과 같은 전송선 설계 변수들의 최적화 기법을 이용하여 직렬 접속된 전송선에서 발생하는 임피던스 부정합과 신호왜곡을 감소시키기 위해 개선 모델과 새로이 개발된 수식을 제안한다. 이러한 차동 FPCB 전송선의 고주파 특성을 평가하기 위해 주파수 영역에서 전파(full-wave) 전자기 시뮬레이션, 시간영역 시뮬레이션 및 S 파라미터 시뮬레이션을 각각 수행하였다. $17.5{\mu}m$$35{\mu}m$의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 6%와 5.6%의 변화를 각각 보였으나, 전송선 간 간격은 차동 및 특성 임피던스에서의 영향을 주지 않음을 확인하였다. 또한 전송선 간격이 증가할수록 상호 인덕턴스 및 커패시턴스가 감소하기 때문에 누화 잡음을 감소시키기 위해 신호 전송선간의 간격을 $180{\mu}m$ 이상 유지 해야함을 확인하였다.

ICT 융합 환경에서의 안전 특성화 접지 설계를 위한 스마트 대지 저항 측정 기술에 관한 연구 (A Study on Smart Soil Resistance Measuring Device for Safety Characterized Ground Design in Converged Information Technology)

  • 김홍용;신승중
    • 한국인터넷방송통신학회논문지
    • /
    • 제19권1호
    • /
    • pp.203-209
    • /
    • 2019
  • 본 연구에서는 WENNER 4전극법 기반에 GMD(신규 대지 고유 저항 측정 장치)와 측정용 Probe(접지동봉)가 PLC(전력선 통신)로 연결된다. 측정용 Probe는 2개(P1,P2)가 1조로 모두 5조 10개의 Probe가 직렬로 각각 1m, 2m, 4m, 8m, 16m 간격으로 대지(토양)에 설치되어 있다. GMD에서 보낸 PLC 신호를 측정용 Probe 1조(P1)의 수신기가 감지하면 Probe에 부착된 PSD(전력 공급 장치)에서 측정용 미세 전압과 전류가 대지로 흐르게 되고 P1과 P2 사이의 토양을 거쳐 Probe 1조(P2)에 유입 된다. 이때 대지 저항으로 인해 전압 강하가 발생되는 원리로 저항값을 측정하게 된다. 이렇게 1~5조까지 T초 간격으로 대지 저항을 측정하고 측정된 데이터는 메인 장비에 탑재된 Arduino Server에 저장 한다. 저장된 측정 데이터는 옴의 법칙(Ohm's Law)에 의한 수식 R=E/I와 고유저항 ${\rho}=6.28aR$ (여기서, R: 측정저항, E: 측정전압, I: 측정전류, a:Probe 간격, ${\rho}$: 고유저항 )를 통해 고유저항을 얻을 수 있다. 실시간으로 얻어진 데이터를 Main PC에 설치된 CDGES 프로그램과 연동되어 데이터 분석이 가능하게 되고 대지(토양)의 접지 환경을 실시간 모니터링 할 수 있게 된다. 또한, 대지(토양)의 온도, 습도 등 계절의 특성을 파악하여 3D 그래프 지원으로 입체적인 Display가 가능하다. 연구의 한계점은 실험적으로 개발 운용한 모델로 상업적인 접근을 위해 Test Bed의 구체적인 적용 방안이 필요할 것이다.

가속도 센서를 이용한 지휘 동작 인식 시스템 (The Conducting Motion Recognizing System Using Acceleration Sensors for the Virtual Orchestra)

  • 손동관;이희승;노영해;원광연;구본철
    • 한국HCI학회:학술대회논문집
    • /
    • 한국HCI학회 2006년도 학술대회 1부
    • /
    • pp.124-129
    • /
    • 2006
  • 음악은 소리를 즐긴다는 뜻을 담고 있다. 감상자에게 단순한 청각적 자극을 넘어 즐거움을 주기 위해선 음악적인 경험이 뒷받침되어야 한다. 가상 현실을 이용한 사용자와 시스템 간의 상호작용을 음악 경험 제공에 접목하려는 시도는, 새로운 경험을 통해 일반인들이 보다 쉽게 음악을 접하고 체험함으로써 음악을 통해 즐거움을 얻을 수 있도록 도움을 주는 데에 그 목적이 있다. 가상 오케스트라를 구현하고 지휘 동작을 재현하는 것은 이러한 가능성을 극대화하는 연구이다. 본 논문에서는 가상 오케스트라를 구현하기 위해 필수적인 중간 단계로, 사용자의 지휘 동작을 감지하여 연주의 박자(속도)를 제어하는 지휘 시뮬레이션 시스템을 제시한다. 실제의 지휘 동작을 분석하고, 동작의 변화를 인식하기 위하여 가속도 센서를 이용, 공간상에서 지휘봉의 움직임을 가속도 정보로 수집하여 이에 상응하는 박자의 제어를 구현한다. 사용자의 박자 명시에 따라 변화하는 상하 방향의 가속도를 센서를 통해 전압 신호로 입력 받고, DSP 의 A/D conversion 모듈에서 디지털 신호로 변환, 일정 수준 이상의 신호를 박자 정보로 직렬통신을 통해 컴퓨터에 전달한다. 컴퓨터에서는 Max/MSP를 이용하여 각 박자 사이의 시간 간격을 측정하고 상응하는 MIDI 음악을 재생하는 방식으로 시스템이 구현된다. 기존 연구에서 사용된 CCD 카메라에 의한 Motion Tracking 을 보완하여 동작의 크기에 따라 음량을 조절한다. 본 논문에서 제시되는 시스템은 지휘 동작에서 가장 특징적으로 나타나는 상하 방향의 급격한 가속도 변화를 직접 입력 받기 때문에 기존 시스템에 비해 지휘 동작의 인식 성공률을 높일 수 있으며, 화상 처리 및 계산에 의한 지연을 최소화할 수 있다. 또한, 장치의 규모를 소형화하여 보다 지휘봉의 형태에 가까운 인터페이스를 제공하며, 적합한 응용 콘텐츠를 접목할 경우 게임 컨트롤러로의 발전 가능성이 있다.

  • PDF

3.0T MREIT 시스템을 위한 정전류원의 설계 및 성능검증 (Design and Performance Analysis of Current Source for 3.0T MREIT System)

  • 김규식;오동인;백상민;오석훈;우응제;이수열;이정한
    • 대한의용생체공학회:의공학회지
    • /
    • 제25권3호
    • /
    • pp.165-169
    • /
    • 2004
  • 본 논문에서는 자기공명 임피던스 단층촬영기(MREIT, magnetic resonance electrical impedance tomography)에서 인체에 일정한 전류를 주입해주는 전류주입장치의 설계 및 성능 검증을 다루었다. MREIT는 인체에 전류를 주입하고, 주입전류에 의해 유기된 인체내부의 자속밀도 분포와 인체표면의 전압을 측정하여, 내부의 도전율 분포를 영상화하는 임피던스 영상기술이다. DSP(digital signal processor)를 기반으로 전류주입장치를 설계하였고, 극성을 가지는 펄스 형태로 전류를 주입할 수 있도록 하였다. 3.0T MREIT 시스템의 펄스열(pulse sequence)과 주입전류 파형이 동기화 되도록 제어하였고, 펄스의 폭과 크기를 변경할 수 있도록 하였다. 또한 계측용 증폭기를 사용하여 주입전류에 의해 유기된 전압을 측정하였다. 이러한 모든 기능은 DSP와 직렬통신으로 연결되는 PC가 제어하며 제어용 프로그램은 현재 주입되고 있는 전류의 크기와 파형을 모니터링 할 수 있도록 하였다. 본 논문은 이러한 전류주입장치의 설계와 구현을 기술하며, 전해질 용액 팬텀을 사용한 실험결과를 통한 성능의 분석을 다룬다.

LC형 다중 위상 PLL 이용한 40Gb/s $0.18{\mu}m$ CMOS 클록 및 데이터 복원 회로 (40Gb/s Clock and Data Recovery Circuit with Multi-phase LC PLL in CMOS $0.18{\mu}m$)

  • 하기혁;이정용;강진구
    • 대한전자공학회논문지SD
    • /
    • 제45권4호
    • /
    • pp.36-42
    • /
    • 2008
  • 본 논문은 광통신-시리얼 링크를 위한 40Gb/s 클록 및 데이터 복원 회로의 설계를 제안한다. 설계된 본 회로는 다중 위상을 생성하는 LC 탱크 PLL을 이용하여 8개의 샘플링 클록을 생성하고 $2{\times}$ 오버샘플링 구조의 뱅-뱅 위상 검출기를 이용하여 데이터와 클록의 위상을 조정한다. 40Gb/s의 입력 데이터가 샘플링을 거쳐서 1:4 디멀티플렉싱되어 4채널에 10Gb/s 출력으로 복원되는 구조로서 디지털과 아날로그의 전원을 분리하여 설계가 진행되었다. 인덕터를 사용하여 칩면적은 $2.8{\times}2.4mm^2$을 차지하고 전력소모는 약 200mW이다. 0.18um CMOS공정으로 칩 제작후 측정결과 채널당 악 9.5Gb/s 출력이 측정되었다(직렬입력 약 38Gb/s 해당).