• Journal of IKEEE
• /
• v.27 no.4
• /
• pp.683-686
• /
• 2023

In this paper, we designed a Delayed Dual Core Lock-Step (D-DCLS) processor where two cores operate same instructions with delay and the result is compared to mitigate soft errors and common mode failures in automotive electronic systems. Because D-DCLS does not know which core an error occurred in, each core must be recovered to the point before the error occurred, but complex hardware modifications are required to return all intermediate values on the pipeline stage. In this paper, in order for easy hardware implementation, all register values are saved to a buffer whenever a branch instruction is executed. When an error is detected, the saved register values are automatically restored, and then 'BX LR' instruction is executed to return to the last branch point. The proposed D-DCLS processor was designed using Verilog HDL and was confirmed to continue normal operation after automatically recovering error.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.40 no.6
• /
• pp.225-236
• /
• 2003

In this paper, we propose a wireless scheduling algorithm to provide the Internet delay proportional differentiated services in wireless networks. For considering network environments that have burst and location-dependent channel errors, our proposed WDPS(Wireless Delay Proportional Service) scheduling algorithm adaptively serves packets in class queues based on the delivered delay performance for each class. The remarkable characteristics of WDPS scheduler are supporting a fair relative delay service, providing graceful throughput and delay compensation, and avoiding class queue blocking problem. Through simulations, we show that the algorithm achieves the desirable properties to provide delay proportional services in wireless networks.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.11 no.1
• /
• pp.116-123
• /
• 2000

This paper presents a linearizer using the feedforward loop which can be applied to PCS base-station applications. This linearizer used a IM amplifier and an auxiliary amplifier in order to remove delay lines used in the predistortor using the feedforward technique. The delay line in error loop is changed by the main power amplifier(PA) and the error amplifier is utilized to amplify the error signal which fed to the output of main amplifier. The linearizer was simulated by HP ADS ver 1.1 and fabricated on GML 1000 with thickness of 0.8 mm and dielectric constant of 3.2. Two-tone signals at 1.85 GHz and 1.851 GHz with -7dBm/tone from synthesizers are injected into the main PA. The main PA with a 27 dB gain and a $P_{1dB}$ of 29 dBm(two-tone) was utilized. The reduction of intermodulation distortion (IMD) is around 17 dB.

• The Journal of The Korea Institute of Intelligent Transport Systems
• /
• v.16 no.1
• /
• pp.147-156
• /
• 2017

This paper analyzes the performance limit of WAVE system for the platooning service requirements which is referred from the de facto standards. The performance of the packet error rate and mean delay as key parameters in the wireless communication systems should be satisfied to provide safety to the platooning vehicles. The test scenarios are conducted by considering the following vehicle groups: platooning vehicles, vehicles within a hop distance and vehicles within two hop distance( called hidden node vehicles). The models of packet error rate and delay deals with the topology of aforementioned vehicle groups, vehicle speed and communication range. The numerical results are obtained in terms of packet size, packet arrival rate and data transmission rate. Finally, this paper suggests the robust range of packet error rate and delay for the WAVE system to provide the platooning vehicle service.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.46 no.7
• /
• pp.45-51
• /
• 2009

We have presented a routing mechanism that selects a route by considering channel statuses in order to fast transfer delay-sensitive data in WSNs (Wireless Sensor Networks). The existing methods for real-time data transfer select a path whose latency is the shortest or the number of hops is the smallest. An algorithm to select a real-time transfer path based on link error rates according to the characteristic of wireless medium was also suggested. However, the propagation delay and retransmission timeout affected by link error rates are shorter than channel assessment time and backoff time. Therefore, the mechanism proposed in this paper estimated the time spent in using a clear channel and sending out a packet, which is based on channel backoff rates. A source node comes to select a route with the shortest end-to-end delay as a fast transfer path for real-time traffic, and sends data along the path chosen. We found that this proposed mechanism improves the speed of event-to-sink data transfer by performing experiments under different link error and channel backoff rates.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06d
• /
• pp.205-207
• /
• 2006

이동 애드 혹 네트워크는 인프라가 구축된 일반 통신 네트워크와는 달리 특정 인프라 없이 구성 노드들 간 통신이 가능하며, 노드의 이동 특성으로 네트워크의 변화가 심하다. 애드 혹 네트워크 환경에 따른 적합한 경로 설정 알고리즘을 선택하고 소스 노드에서 목적지 노드로의 패킷 전송 전송 중 에러 발생 시 기존 프로토콜의 경로 재설정 방법 보다 경로 재설정 시간을 최소한으로 줄여 사라진 경로 복구를 위한 최소 지연 경로 재설정 방법 및 효율적 전송 방법을 제안한다. 일정 규모 이상의 이동 노드로 구성된 애드 혹 네트워크에서 효율적인 DSR 라우팅 프로토콜을 이용하고, 에러 발생으로 인한 경로 재설정 시 빠른 경로 복구를 위하여 소규모 네트워크 환경에서 빠른 전송 성능을 가진 AODV 라우팅 프로토콜을 이용하여 패킷 전송 지연을 최소화 하는 최소 지연 경로 재설정 및 재전송 방법을 제안한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.04b
• /
• pp.1393-1396
• /
• 2002

무선 ATM(Asynchronous Transfer Mode) 망을 기본으로 하여 ATM망에서 사용하는 서비스 종류인 CBR(Constant Bit Rate), rtVBR(Real-Time Variable Bit Rate), nrtVBR(Non-Real-Time Variable Bit Rate), ABR(Available Bit Rate), UBR(Unspecified Bit Rate)에 따른 플로우를 우선 각 서비스 흐름에 따라서 공평하게 패킷 스케줄링 한다. 그리고 각 서비스 종류에 따라 대역이나 지연에 따라 모든 사용자의 다양한 서비스 트래픽에 공평하게 서비스하는 구조를 갖는다. 아울러 무선 통신망 채널에 에러가 발생할 경우를 고려하여 각 서비스 트래픽에 대한 QoS(Quality of Service)를 보장해주는 무선 ATM 통신망에서 동작하는 스케줄링 알고리즘을 제안하여 시뮬레이션과을 통해 기존의 방법과 성능을 비교하여 기존의 유선 통신망 스케줄링 알고리즘과 달리 무선망의 에러에 대한 각 트래픽의 에러에 대한 성능 향상에 대해 알아본다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.3 no.4
• /
• pp.765-778
• /
• 1999

본 논문에서는 CDMA 이동통신 시스템의 모델을 설정하교 역방향 전력제어에 대한 모델을 제안하였으며 전력제어 파라메터에 따른 CDMA 이동통신 시스템의 성능을 평가하였다. 이때 역방향 전력제어 성능 평가 파라메터는 역방향 링크 전력 제어 주기 Tp, 전력제어 지연시간 kTp 그리고 콤맨드 에러 CMD_ERR와 전력의 증가 및 감소량을 나타내는 PWR_STEP등이며, 이들 파라메터들의 평가 결과는 Tp에 대하여 단말기의 이동 속도가 빠를수록 수신 신호 전력 레벨은 기준 레벨에서 심하게 변하는 잔류 페이딩을 볼 수 있었다. 콤맨드 에러에 의한 영향보다는 전력제어 시간 지연에 의한 영향이 더 크게 나옴을 볼 수 있었으며 PWR_STEP의 변화에 따른 영향은 변화량이 약 2dB로 커질 때 전력 제어 오차가 작아짐을 보였다. 이러한 결과 고찰을 통하여 CDMA 이동통신 시스템의 역방향 전력제어 시뮬레이션을 통해 전력제어 파라미터를 최적화함으로써 CDMA이동통신 시스템의 성능을 개선할 수 있음을 보였다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.11b
• /
• pp.644-648
• /
• 2002

멀티미디어 서비스를 제공하는 미래의 이동통신 시스템에서는 데이터의 신뢰성 있는 전송을 위해 데이터링크 계층에서 제공하는 프레임 에러율(FER: Frame Error Rates)을 감소시켜야 한다. 이를 위해 라디오링크 프로토콜(RLP: radio link protocol) 계층에서는 ARQ(Automatic Repeat request) 기법을 사용한다. 본 논문에서는 기지국에서 이동 호스트로 전송되는 국부적인 재전송 프레임(Frame)의 순서가 연속된 에러로 인하여 순서가 뒤바뀌고, 이로 인하여 기지국 데이터 링크계층에서 잦은 재전송으로 발생되는 높은 상호지연을 줄이기 위해 개선된 비순서적 재전송 기법을 제안하였다. 제안된 기법은 재전송방법 중 선택적 거절(selective-reject) ARQ의 비순서적 재전송에 수정한 빠른 재전승 기법을 적용하였으며, 기지국과 이동호스트 사이에서 데이터그램(Datagram)의 단편화(fragment)로 인한 링크계층의 Re-Sequencing을 하지 않기 때문에, 종단간 지연된 성능을 향상 시킬 수 있다.

• Proceedings of the KIEE Conference
• /
• 2003.11c
• /
• pp.840-843
• /
• 2003

본 논문은 임의의 입력지연을 갖는 Takagi-Sugeno (T-S) 퍼지 시스템의 관측기 기반 출력궤환 제어 시스템을 논의한다. 설계된 연속시간 T-S 퍼지 관측기 시스템을 영차의 샘플/홀드 함수를 이용하여 이산시간 관측기를 설계한다. 이때 플랜트와 관측기의 출력에러가 제어기를 통하여 궤환되기 때문에 이산화 과정에서 발생한 에러를 보정할 수 있다. 여기에서 시스템의 제어 입력은 임의로 변화하는 유한개의 상태를 갖는 마코프 확률과정으로 표현한다. 생성된 시스템의 확률적 안정 가능성 조건은 선형 행렬 부등식의 형태로 표현한다. 이러한 결과를 2자유도 헬리콥터의 모델에 대한 모의실험을 통하여 효용성을 확인한다.