• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.691-699
• /
• 2012

본 논문에서는 유전체 공진기와 마이크로스트립 라인 간의 결합 구조를 개선시켜 저위상 잡음을 갖는 전압제어 유전체 공진기 발진기(Vt-DRO: Voltage-tuned Dielectric Resonator Oscillator)를 설계, 제작하였다. 설계된 발진기는 유전체 공진기, 위상천이기, 증폭기로 구성된다. 발진기의 위상 잡음은 공진기의 군지연과 밀접하게 관계되며, 이러한 관계를 수식적으로 도출하고, 이를 예측하는 방법을 제안하였다. 유전체 공진기와 마이크로스트립 라인간의 결합 구조를 조정하여 약 53 nsec의 높은 군지연을 갖도록 설계하였다. 각 부의 측정은 측정의 편의성을 위해 웨이퍼 프로브를 이용하였으며, 이를 위하여 각 부의 입출력 포트를 CPW(Coplanar Waveguide)로 설계하였다. 각 부를 연결하여 측정한 S-파라미터는 개루프 발진 조건을 만족하였다. 설계된 개루프의 입출력을 연결하고 폐루프로 구성하여 전압 제어 유전체 공진기 발진기를 구현하였다. 측정 결과, 5.3 GHz의 발진 주파수에서 위상 잡음은 수식으로부터 도출한 값과 근사한, 100 kHz offset 주파수에서 -132.7 dBc/Hz를 얻었다. 이때 출력 전력은 약 4.5 dBm, 전기적 주파수 조정 범위는 0~10 V의 조정 전압에서 약 5 MHz를 보였다. PFTN-FOM(Power Frequency Tuning Normalized Figure of Merit)은 약 -31 dB를 보였다.

• 비파괴검사학회지
• /
• 제33권5호
• /
• pp.465-471
• /
• 2013

원전 증기발생기는 원자로 냉각재 계통에서 발생한 열에너지를 터빈 계통의 주급수에 전달하여 터빈을 회전시키기 위한 증기를 생산하는 일종의 열교환기이다. 증기발생기 전열관의 손상은 증기발생기의 구조적 및 누설 건전성 유지 능력을 저해시키기 때문에 주기적으로 와전류검사를 수행하여 전열관의 건전성을 평가한다. 증기발생기 전열관의 건전성 평가는 보통 원자로 연료 재장전 기간 중에 수행된다. 현재 국내 증기발생기 전열관에 적용되는 와전류검사는 KEPIC 및 ASME 코드 요건에 따라 수행되며, 와전류검사 수행에 필요한 검사 시스템은 와전류검사 장치와 수집된 신호를 평가하기 위한 평가 프로그램으로 구성된다. 검사에 적용되는 와전류검사 시스템을 구성하는 핵심기기인 와전류검사 장치는 ASME 및 KEPIC 코드에서 총 고조파 왜곡율, 입출력 임피던스, 증폭기 직선성 및 안정성, 위상 직선성, 대역폭 및 복조필터 응답, 디지털 변환, 채널 간섭 등과 같은 전기적 특성을 측정하도록 규정하고 있다. 이에 따라 본 논문에서는 국내 최초로 개발한 원전 증기발생기 와전류검사 장치의 전기적 특성 측정을 위한 ASME 및 KEPIC 코드 요건을 설명하고, 이 요건에 따른 증기발생기 와전류검사 장치의 전기적 특성의 측정 결과를 제시하였다.

• 마이크로전자및패키징학회지
• /
• 제15권1호
• /
• pp.19-25
• /
• 2008

본 논문에서는 2.4GHz의 무선랜 대역에 사용하고 LTCC 다층 기술이 적용된 Front-end Module를 제작하였다. 제안된 FEM은 전력증폭기 IC, 스위치 IC와 LTCC 모듈로 구성하였다. LTCC 모듈은 송신단은 출력 매칭회로(matching circuit)와 저역통과필터, 수신단은 대역통과필터로 구성하였다. 출력 매칭회로를 LTCC에서 구현하기 위해 PCB에서 구현한 출력 매칭회로의 매칭 파라미터를 이용하였다. LTCC 기판의 특성은 유전율 9.0이다. 기판은 각 층의 두께가 30um인 그린시트를 총 26장을 사용하였다. 패턴용 도체는 Ag 페이스트를 사용하였다. 모듈의 크기는 $4.5mm{\times}3.2mm{\times}1.4mm$이다. 제작된 FEM은 21dB의 이득과 -31dBc(1st side lobe)와 -594Bc(2nd side lobe)의 ACPR, 그리고 23dBm의 P1dB 특성을 가짐을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.65-73
• /
• 2003

본 논문은 진동형 각속도 검출 센서로부터 각속도 신호를 검출하는 애널로그 신호처리 ASIC의 구현에 관한 것이다. 각속도 검출 센서의 출력은 구조적으로 콘덴서의 용량변화로 나타나므로 이를 검출하기 위하여 전하 증폭기를 이용하였으며, 센서의 구동에 필요한 자체발진회로는 각속도 검출 센서의 공진 특성을 이용한 정현파 발진회로로 구현하였다. 특히 센서의 제조 공정으로 인한 특성 변화나 온도 변화와 같은 외부 요인에 의한 자체발진특성의 열화를 방지하기 위하여 자동이득조절회로를 사용하였다. 진동형 각속도 검출 센서의 동작특성에 의하여 진폭변조 형태로 나타나는 각속도 신호를 검출하기 위하여 동기검파회로를 사용하였다. 동기검파회로에서는 반송파의 크기에 따라 검파신호의 크기가 달라지는 현상을 방지하기 위하여 스위칭 방식의 곱셈회로를 사용하였다. 설계된 칩은 0.5㎛ CMOS 공정으로 구현하였으며, 1.2㎜×1㎜의 칩 크기로 제작되었다. 실험 결과 3V의 전원전압에서 3.6mA의 전류를 소비하였으며, 칩과 각속도 센서를 결합한 정상동작상태에서 직류에서 50㎐까지 잡음 스펙트럼 밀도는 -95 dBrms/√㎐에서 -100 dBrms/√㎐ 사이에 존재하였다.

• 전자공학회논문지SC
• /
• 제41권4호
• /
• pp.55-62
• /
• 2004

본 연구에서는 보행 가속도 신호를 측정할 수 있는 휴대용 무선 가속도 측정 시스템을 설계하고 편마비 환자로부터 획득된 데이터를 이용하여 보행 인자 계산과 보행의 규칙성 및 대칭성을 평가할 수 있는 보행 자동분석 알고리즘을 개발하였다. 휴대용 무선 가속도 측정 시스템은 2축 가속도계와 증폭기 및 16㎐ 저역 통과 필터로 구성된 아날로그 신호처리부(가속도 센서부)와 원칩 마이크로프로세서, EEPROM RF 송신부 및 수신부로 구성되어 있다. 보행 분석 알고리즘은 FFT 분석부, 필터 처리부 및 정점 검출부로 구성된다. 알고리즘 개발 및 평가를 위하여 8명의 편마비 환자가 실험군으로 또 다른 8명의 편마비 환자가 대조군으로 참여하였으며, 요추 3∼4번 위치에서 10m 동안의 보행 가속도 신호를 60㎐의 샘플링 주파수로 측정하였다. 보행자동분석 알고리즘에 의해 먼저 보행 구분점을 검출하고 좌우 발을 구분하였으며, 이 정보를 이용하여 보행 인자들을 계산하였다. 비디오 데이터와 보행 가속도 신호를 직접 관찰하여 얻은 정보와 비교하여 알고리즘의 성능을 평가한 결과 보행 구분점이 모두 정확히 검출되었으며 좌우 발 또한 모두 구분되었다. 향후 알고리즘의 신뢰성과 더 많은 보행 인자들을 계산할 수 있도록 성능을 향상시킴으로써 임상에서 편마비 환자의 재활치료 성과를 평가하는데 사용될 수 있을 것이다.

• 한국광학회지
• /
• 제15권4호
• /
• pp.385-390
• /
• 2004

본 논문에서는 파장 고정 광원 한 개와 2${\times}$2 광 MEMS 스위치, 그리고 광섬유 지연선로로 구성된 4-비트 선형 위상배열 안테나(Phased Array Antenna: PAA)용 광 실시간 지연선로 (True Time-Delay; TTD)의 구조를 설계하였고, 두 개의 안테나 소자로 구성된 10-GHz PAA 구동을 위해 단위 시간 지연 차이가 6 ps인 4-비트 TTD를 구현하였다. 실험 결과, 최대 시간지연 오차는 -0.4 ps로 측정되었으며, 이에 대한 최대 주사각 오차는 1.63$^{\circ}$로 나타나, 구현한 TTD의 성능이 이론치와 서로 일치하는 것을 확인하였다. 각 안테나 소자에 연결된 광 MEMS 스위치와 광섬유 지연선로의 삽입손실은 스위치 상태에 따라 최소 1.36 ㏈에서 최대 2.4 ㏈로 측정되었으며, 또한 정해진 주사각의 경우에는, 안테나 소자 간 삽입손실 차이가 최대 0.32 ㏈로 측정되었다. 안테나 소자 전단의 증폭기 이득 조정이나 가변 감쇄기를 사용하여 삽입손실을 균등화시키면, 기존의 파장 가변 광원을 이용하는 TTD 구조들 보다 안정적이며 경제적인 TTD 구조가 될 것으로 예상된다.

• 비파괴검사학회지
• /
• 제30권5호
• /
• pp.464-470
• /
• 2010

고온, 고압에서 운용되고 있는 설비의 안전성을 평가하기 위해서는 사용시간 동안 열화된 역학물성을 정기적으로 점검하여야 한다. 비파괴적으로 열화된 설비의 역학적 특성을 점검하기 위하여 표면형 프로브(surface type probe)를 사용한 가역투자율 측정방법이 제시된다. 가역투자율 측정방법은 가역투자율이 자기 이력곡선의 미분값임에 근거하고 있다. 가역투자율은 교류 섭동 자기장의 주파수에 동조된 록-인 증폭기로 측정된 탐지코일에 유도된 전압의 제 1 고조파이다 가역투자율의 첨두값은 보자력 영역에서 나타난다. 실험에 사용된 강재는 12Cr 페라이트 내열강으로 $700^{\circ}C$의 등온에서 열처리 시간을 달리한 11개의 시편을 제작하였다. 가역투자율 첨두값 사이의 간격 (peak interval of reversible permeability: PIRP), 비커스 경도 및 인장강도는 열화가 진행됨에 따라 초기에는 급격하게, 후반에는 완만하게 감소하였다. PIRP가 감소함에 따라 인장강도와 비커스 경도가 선형적으로 감소하였고 이 상관관계를 이용하면 측정한 가역투자율로 12Cr 페라이트 내열강의 열화된 역학적 물성을 비파괴적으로 평가할 수 있다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.39-47
• /
• 1998

본 논문에서는 오버샘플링 A/D변환기의 핵심 회로인 Σ-△변환기를 0.6㎛ CMOS공정을 이용하여 설계하였다. 설계과정은 우선 모델을 개발하여 S-영역에서 적절한 전달함수를 구한 후, 이를 시간 영역의 함수로 변환하여 연산 증폭기의 DC 전압이득, 슬루율과 같은 비 이상적인 요소들을 인가하여 검증하였다. 제안된 시그마-델타 변환기(Sigma-delta modulator, Σ-△변환기)는 음성 신호 대역에 대하여 64배 오버샘플링하며, 다이나믹 영역은 110 dB이상, 최대 S/N비는 102.6 dB로 설계하였다. 기존의 4차 Σ-△ 변환기는 잡음에 대한 전송영점의 위치를 3,4차 적분기단에 인가하는데 반하여 제안된 방식은 잡음에 대한 전송영점을 1,2차 적분기단에 인가함으로써 전체적인 커패시터의 크기가 감소하여 회로의 실질적인 면적이 감소하며, 성능이 개선되고, 소모 전력이 감소하였다. 또한 단위시간에 대한 출력값의 변화량이 3차 적분기의 경우에 비하여 작으므로 동작이 안정적이고, 1차 적분기의 적분 커패시터의 크기가 크므로 구현이 용이하며, 잡음에 대한 억제효과를 이용하여 3차 적분기단의 크기를 감소시켰다. 본 논문에서는 모델 상에서 전체적인 전달함수를 얻고, 신호의 차단주파수를 결정하며, 각 적분기의 출력신호를 최대화하여 적분기 출력신호의 크기를 증가시키고, 최대의 성능을 가지는 잡음에 대한 전송영점을 결정하는 기법을 제안한다. 설계된 회로의 실질적인 면적은 5.25 ㎟이고, 소모전력은 5 V 단일전원에 대하여 10 mW이다.

• 전기전자학회논문지
• /
• 제7권1호
• /
• pp.43-55
• /
• 2003

디지털 신호에 의해 이득이 조절되는 CMOS VGA의 구조로는 축퇴된 차동쌍 구조가 많이 사용되고 있다. 이 구조에서 가변 축퇴 저항을 구현하기 위해 기존해 사용되던 방법으로는 MOSFET 스위치와 함께 저항열 구조를 사용하는 방법과 R-2R 사다리 구조를 사용하는 방법이 있다. 그러나 이 방법들을 이용하는 경우에는 축퇴 저항에서의 dc 전압 강하에 의해 저전압 동작이 어려우며, 높은 이득 설정시 대역폭이 크게 제한되기 때문에 고속의 VGA 구현이 어렵다. 따라서, 본 논문에서는 이러한 문제점들을 해결하기 위해 축퇴 저항에서의 dc 전압 강하를 제거한 새로운 가변 축퇴 저항을 제안하였다. 제안된 이득조절 방법을 사용하면, 저전압에서 고속의 VGA 구현이 용이해 진다. 기존의 이득조절 방법들의 문제점과 제안된 이득조절 방법의 원리 및 장점 그리고 기존의 방법들과 성능 비교에 대해 자세히 언급하였다. 또한, 제안된 축퇴 저항을 사용하여 VGA 셀을 설계한 결과 -12dB에서 +12dB까지 6dB 단계의 이득 조절 범위에서 3dB 대역폭은 650㎒ 보다 크고, 이득오차는 0.3dB 보다 작으며, 2.5V 전원에서 3.1㎃의 전류소모 특성을 보였다.

• 한국전자파학회논문지
• /
• 제19권12호
• /
• pp.1350-1359
• /
• 2008

본 논문에서는 $0.5{\mu}m$ p-HEMT 공정을 이용한 MMIC 이중 평형 저항성 혼합기를 개발하였다. 본 혼합기에는 LO, RF, IF 등의 3개의 발룬이 포함된다. $8{\sim}20\;GHz$ 범위에서 동작하는 LO와 RF 발룬은 Marchand 발룬으로 구현하였다. 칩 크기를 줄이기 위해 구부려진 다중 결합 선로를 이용하였고, 이로 인해 발생하는 모드 위상 속도 차이를 보상하기 위해 인덕터 선로를 삽입하였다. IF 발룬은 DC 결합 차동 증폭기로 구현하였다. $0.3{\times}0.5\;mm^2$ 크기를 가진 IF 발룬의 측정 결과, DC에서 7 GHz 주파수 범위에서 크기와 위상의 오차가 각각 1 dB와 $5^{\circ}$ 이내의 결과를 보였다. 개발된 $1.7{\times}1.8\;mm^2$ 크기의 이중 평형 저항성 혼합기의 측정 결과, 동작 주파수 범위에서 16dBm LO 입력 전력에 대해 삽입 손실이 $5{\sim}11\;dB$이고, 출력 OIP3가 $10{\sim}15\;dBm$인 결과를 보였다.