• Title/Summary/Keyword: 조합 논리

Search Result 162, Processing Time 0.021 seconds

A Study on Hazards in TANT Networks (TANT 회로의 Hazard에 대한 고찰)

  • 고경식
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.8 no.4
    • /
    • pp.1-6
    • /
    • 1971
  • This paper derives an effective method for detecting hazards in TANT networks and a synthesis procedure for hazard-free, minimal TANT networks. The basic idea of the method is analogous to McCluskey's theory for combinational switching networks, but it is characterized by introducing consensus operation to test for the presence of hazards. Illustrative examples are also given.

  • PDF

A Study on fault Detection and Diagnosis in PLA (PLA에서의 고장검출 및 고장진단에 관한 연구)

  • Lee, Eun-Seol;Kim, Hui-Seok;Park, Jae-Tak
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.18 no.3
    • /
    • pp.15-20
    • /
    • 1981
  • PLA는 fusing에 의하여 programming이 되므로 일반적인 조합논리에서는 존재하지 않는 fusing에 의한 고장이 발생하게 된다. 본 논문에서는 이와 같은 고장의 검출과 고장진단을 위하여 test 입력을 규칙적으로 구하는 방법과 회로가 redundant 상태이거나 irredundant 상태이거나에 관계없이 고장검출이 가능하도록 회로를 구성하는 방법을 제안하였다.

  • PDF

A Study on Real-time Discrimination of FM Radio Broadcast Speech/Music (실시간 FM 방송중 음악/음성 검출에 관한 연구)

  • 황진만;강동욱;김기두
    • Proceedings of the IEEK Conference
    • /
    • 2003.07e
    • /
    • pp.2136-2139
    • /
    • 2003
  • 본 논문은 FM 라디오 방송중의 오디오 신호를 블록단위로 음악 및 음성을 검출하는 알고리즘에 대한 것으로, 이를 기반으로 방송중의 노래(가요, 팝, 클래식‥‥)만을 자동으로 인식하여 녹음하는 알고리즘을 개발한다. 본 논문에서는 기존에 제안되었던 것[1-4]과 같이 단지 음악과 음성을 구분함과 동시에 음악구간의 논리적 조합으로 이루어진 노래를 자동으로 인식하여 녹음하는 것을 알고리즘의 최종 목표로 한다. 알고리즘의 접근 역시 기존의 음소단위의 모델링을 거치는 GMM 기반의 접근이 아니기 때문에 모델링에 대한 훈련과정이 필요 없고, 시간영역에서의 오디오신호가 가지고 있는 직관적인 특징을 분석함으로써 비교적 적은 연산으로 실시간 구현이 가능하다.

  • PDF

Performance Driven FPGA Mapping of Sequential Circuits (순차회로를 위한 효율적인 FPGA 매핑)

  • 이준용
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1998.10c
    • /
    • pp.668-670
    • /
    • 1998
  • 테크놀로지 매핑의 효율성은 매핑된 회로의 지연시간과 회로의 면적에 의해서 평가되어진다. 특히 순차회로에서는 레지스터 사이의 조합회로의 최대지연시간에 의해서 전체회로의 지연시간이 결정된다. 본 논문에서는 순차회로에 대한, 건설적인(Constructive) 단계와 반복적인(Iterative) 단계의 리타이밍 기술과 퍼지 논리에 의해 향상된 FPGA 매핑 알고리즘을 소개한다. 주어진 초기회로는 건설적인 방법에 의하여 FPGA회로로 초기매핑되어진후 반복적인 리타이밍에 의하여 매핑회로의 효율을 높이게된다. 초기회로에 주어진 여러 가지 기준들은 결정 함수(Decision Making)에 대한 퍼지 이론 법칙의 계층적인 구조에 의해 연결되어져 있다. 제안된 매퍼는 MCNC 밴치마커의 실험을 통해 지연시각과 면적에서 기존 매핑시스템의 성능을 능가함을 보여준다.

  • PDF

Implementation and Performance Analysis of the Pipelined Baugh-Wooley Multiplier (파이프라인 방식 Baugh-Wooley 승산기의 구현과 성능 분석)

  • 한강룡;최정필;송호정;황인재;송기용
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10c
    • /
    • pp.46-48
    • /
    • 2001
  • 본 논문에서는 Baugh-Wooley 승산 알고리즘을 '8x8-bit 15 stage 파이프라인 배열 숭산기', '8x8-bit 2 stage 파이프라인 배열 숭산기', '순수 조합 논리 배열 승산기'의 방식으로 FPGA상에서 구현하였으며, 각 구현방식의 성능을 비교 분석하였다.

  • PDF

Delay optimization algorithm for the high speed operation of FPGAs (FPGA를 고속으로 동작시키기 위한 지연시간 최적화 알고리듬)

  • 김남우;허창우;최익성;이범철
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 1999.11a
    • /
    • pp.525-529
    • /
    • 1999
  • 본 논문에서는 고속 FPGA 설계를 위한 논리 수준의 조합회로 합성 알고리듬을 제안한다. 제안 된 알고리듬은 회로의 지연시간을 줄이기 위해 critical path를 분할한 후 분할된 회로를 동시에 수행하는 구조의 회로를 생성한다. MCNC 표준 테스트 회로에 대한 실험에서 제안된 지연시간 최적화 알고리듬이 기존 알고리듬에 비해 지연시간이 평균 33.3 % 감소된 회로를 생성함을 보였다.

  • PDF

자동차부품산업의 구조재편과 노동조합의 대응방안 - 조직환경론적 관점을 중심으로 -

  • Kim, Ju-Il
    • Korean Journal of Labor Studies
    • /
    • v.14 no.2
    • /
    • pp.415-441
    • /
    • 2008
  • 본 연구는 자동차부품산업의 구조조정과정에서 나타나는 산업재편과정과 노동조합의 대응을 조직환경론의 세 가지 관점으로 분석해보려고 하는 탐색적 연구이다. 조직환경론은 환경변화에 대응하는 조직의 논리와 전략을 다루는 분야이다. 따라서 조직환경론의 분야는 조직과 환경의 관계를 어떻게 보아야 할 것인가, 그리고 조직이 어떻게 환경변화에 대처하느냐, 나아가 환경의 변화를 유도하기 위하여 어떤 자원과 전략을 활용해야 하는가에 대한 유용한 시사점을 줄 수 있다. 본 연구에서는 환경과의 의존을 회피하는 것이 좋다는 자원의존관점, 오히려 환경에 대한 의존을 높여 성공할 수 있다는 협력 네트워크관점, 조직변화는 불가능하고 적소를 찾아가야 한다는 조직군생태학 관점을 적용하여 기업의 전략을 분석해보고자 하였다. 이에 따라 원청업체 의존을 회피하려는 기업, 협력네트워크관계에 적극적으로 가입하는 기업, 한국이라는 조직군을 떠나 해외로 이전하는 기업을 대상으로 설문을 분석하고 그 영향요인을 살펴보고자하였다. 분석결과 자원의존을 회피하려는 기업은 가격의 변동과 단가인하가 큰 경우 회피하려는 성향을 보였으며, 반대로 협력네트워크에 들어가려고 하는 기업은 매출의존도가 높아 납품안정성을 기하려는 목적이었으며 해외로 이전하는 기업은 장기간의 경험과 규모가 커지며 새로운 장소로 이전하는 것으로 분석되었다. 즉 자동차부품기업은 단가나 가격의 변화가 심하면 의존을 줄이려고 하며, 안정적 납품을 원할 때 의존을 늘리며 이러한 상태가 장기화되면 새로운 적소를 찾아 떠나는 경향이 있는 것으로 이해된다. 또한 노동조합의 대응차원에서 자원의존관점에 의하여 내부적 전략방향의 설정과 공동연대의 필요성을, 협력네트워크관점에 의하여 산별노조 및 연대의 필요성을, 조직군생태학 관점에 의하여 노동자 통제권의 확보문제를 이론적 차원에서 정리하고자 하였으며 실증은 추후의 연구과제로 제시하였다.

The Effects of Computational Thinking of Algorithm Learning using Logo for Primary Pre-service Teachers (Logo를 이용한 정보과학적 사고 기반의 알고리즘 학습이 예비 초등교사에게 미치는 영향)

  • Kim, Tae-Hoon;Kim, Byeong-Su;Kim, Jong-Hoon
    • Journal of The Korean Association of Information Education
    • /
    • v.16 no.4
    • /
    • pp.463-474
    • /
    • 2012
  • The necessity of computer science education has been increased in the society which has been changing rapidly by the development of information science. But most elementary school teachers don't realize its necessity and don't recognize the notion of computational thinking which is the fundamental principle of computer science. In this research, we designed and implemented an algorithm learning program based on computational thinking with using Logo, which was for pre-service elementary school teachers to be able to realize the necessity of computer science education and recognize computational thinking. As the findings analyzed between pre- and post-test, the averages of correlational reasoning, combinatorial reasoning and the sum of overall logical thinking increased significantly. Also, participants' awareness of computer science education and computational thinking changed positively.

  • PDF

Intelligent Logic Synthesis Algorithm for Timing Optimization In Hierarchical Design (계층적 설계에서의 타이밍 최적화를 위한 지능형 논리합성 알고리즘)

  • Lee, Dae-Hui;Yang, Se-Yang
    • The Transactions of the Korea Information Processing Society
    • /
    • v.6 no.6
    • /
    • pp.1635-1645
    • /
    • 1999
  • In this paper, an intelligent resynthesis technique for timing optimization at the architecture-level has been studied. The proposed technique can remedy the problem which may occur in combinational timing optimization techniques applied to circuits which have the hierarchical subblock structure at the architectural-level. The approach first tries to maintain the original hierarchical subblock while minimizing the longest delay of whole circuit. This paper tries to find a new approach to timing optimization for circuits which have hierarchical structure at architectural-level, and has verified its effectiveness experimentally. We claim its usefulness from the fact that most designers design the circuits hierarchically due to the increase of design complexity.

  • PDF

Robust multiple imputation method for missings with boundary and outliers (한계와 이상치가 있는 결측치의 로버스트 다중대체 방법)

  • Park, Yousung;Oh, Do Young;Kwon, Tae Yeon
    • The Korean Journal of Applied Statistics
    • /
    • v.32 no.6
    • /
    • pp.889-898
    • /
    • 2019
  • The problem of missing value imputation for variables in surveys that include item missing becomes complicated if outliers and logical boundary conditions between other survey items cannot be ignored. If there are outliers and boundaries in a variable including missing values, imputed values based on previous regression-based imputation methods are likely to be biased and not meet boundary conditions. In this paper, we approach these difficulties in imputation by combining various robust regression models and multiple imputation methods. Through a simulation study on various scenarios of outliers and boundaries, we find and discuss the optimal combination of robust regression and multiple imputation method.