칩 동기 에러와 위상 에러가 존재하는 환경에서 부분 다단 간섭제거기를 채용하는 DS-CDMA 시스템의 성능 개선 분석 (Performance Improvement Analysis of DS-CDMA Systems Employing a Partial Multistage Interference Canceller with Timing and Phase Errors)
-
- 한국전자파학회:학술대회논문집
- /
- 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
- /
- pp.7-11
- /
- 2000