• Proceedings of the Korean Information Science Society Conference
• /
• 2010.06b
• /
• pp.16-21
• /
• 2010

분산 이동 실시간 시스템의 명세, 개발 및 검증을 위해 ${\pi}$-calculus, bigraph, Mobile Ambient, CARDMI 등의 정형기법이 존재한다. 이러한 정형기법은 이동하는 에이전트 혹은 프로세스에 대한 명세 및 시스템의 안전성과 검증에 대한 분석을 지원하지만, 행위의 의미적 관점에서 분석 및 검증 방법을 제시하고 있지 않다. 본 논문에서는 정형기법으로 명세 된 시스템의 실행 데이터인 원시 데이터를 행위의 의미적 관점에서 시스템을 분석 및 검증이 가능한 Prism Analyzer를 제안한다. 제안된 Prism Analyzer는 특정 시스템에 대해 발생할 수 있는 다양한 행위를 온톨로지와 속성문법으로 정규화한 다양한 행위모델을 지닌다. 이러한 Prism Analyzer는 원시 데이터를 행위의 의미적 측면에서 개별적, 연속적, 복합적으로 분석 및 검증이 가능하고, Prism Analyzer에 정의된 다양한 행위 모델을 바탕으로 동일한 원시 데이터에 대해 행위 모델에 따른 다양한 분석 결과를 도출해 낼 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.04a
• /
• pp.439-442
• /
• 2002

컴포넌트 명세는 컴포넌트와 클라이언트 사이의 계약으로 볼 수 있다. 하지만 현재의 컴포넌트 명세는 인터페이스 명세 언어(Interface Definition Language)와 정확성이 결여된 자연어로 작성된 명세에 의존하고 있다. 이러한 명세는 모호성, 불완전성, 모순등을 포함할 수 있다. 따라서 컴포넌트 명세는 이러한 점을 충분히 고려하여 진행되어야 하는데 본 연구에서는 EJB 컴포넌트의 코드 템플릿을 반영하여 요구사항을 Object-Z로 명세하고 이러한 명세로부터 컴포넌트를 구현하는 단계를 제시하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04a
• /
• pp.181-183
• /
• 2004

Mission-Critical한 실시간 반응형 내장 시스템들의 설계과정에 있어 high-level abstraction과 formal(software 기반) modeling은 없어서는 안될 중요한 부분이다. 실시간 반응형 내장 system의 OS는 정형 명세 기법을 이용하여 시스템의 주요 component들을 설계하고 OS의 Formal model들을 모든 가능한 input들 아래 OS의 behavior를 엄격하게 검증함으로써 error가 없는 완벽한 OS를 개발할 수 있다. 본 논문에서는 uC/OS-11의 OS Scheduling 부분을 반응형 시스템 언어인 Esterel의 SyncCharts로 명세, 명세한 시스템의 요구조건을 정형기법을 이용친서 검증해보고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.118-120
• /
• 2003

PtolemyII의 CSP 도메인은 병렬 시스템을 효과적으로 명세할 수 있는 프로세스 알제브라 언어인 CSP를 구현한 것이다. CCS도 프로세스 알제브라 언어로써 정형적으로 병렬시스템을 명세하고 검증할 수 있다. 이 두 언어는 비슷한 목적으로 가지고 개발되었으나 통신의 세부적인 부분의 개념에 있어서 차이가 존재한다. 특히 CCS 를 기반으로 하여 개발된 ACSR 의 경우 실시간 시스템을 정형적으로 명세하고 검증하기 위해 필요한 시간과 자원의 개념을 추가하였다. 본 논문에서는 ACSR 도메인을 PtolemyII에 구현하기 위한 단계적인 방법으로 CCS와 CSP의 차이점을 밝혀서, 기존의 CSP 도메인의 Rendezvous 알고리즘을 CCS 기반의 통신이 이루어 질 수 있도록 수정하여 PtolemyII에 CCS 도메인을 구현하였다.

• The KIPS Transactions:PartD
• /
• v.8D no.4
• /
• pp.421-426
• /
• 2001

A formal development method is used to develop software rigorously and systematically. In a formal development method, we specify system by a formal specification language and gradually develop the system more concretely until we can implement the system. VDM is one of formal specification languages. VDM uses mathematical data structures such as sets, sequences, and maps to specify the system, but most programming languages do not have such data structures. Therefore, these data structures should be converted. We can convert mathematical data structures in VDM to a linked list, a data structure in a programming language. In this article, we propose a method to convert a set, a sequence, and a map in VDM to a linked list in a programming language and prove the correctness of this conversion mathematically.

• Journal of KIISE:Computing Practices and Letters
• /
• v.15 no.4
• /
• pp.265-269
• /
• 2009

Formal specification plays important roles in guaranteeing software safety of safety-critical systems such as nuclear power plant's digital control systems. We had developed a technique [1] which synthesizes Function Block Diagram(FBD) programs from NuSCR formal requirements specifications, but it did not be used widely as it had no automatic tool support. FBD is one of the programming languages for Programmable Logic Controllers(PLC) based system. This paper introduces a CASE tool, NuSCRtoFBD, developed to automate the synthesis procedure. The CASE tool NuSCRtoFBD can reduce a number of errors occurred in the process of manual FBD programming.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.14 no.6
• /
• pp.47-56
• /
• 2004

Automatic code generating function for security protocol of SPEAR II and IFAD VDM-SL Toolbox supporting formal specification is presented in this paper. Among the functions of these tools we compare and analyze the aspects of functions, users, operation and code generation. And we suggest direction to the developing of safe security S/W. The automatic code generating function for security protocol gives the direction for developing of the safe secure software in formal specification method.

• Proceedings of the KIEE Conference
• /
• summer
• /
• pp.1418-1420
• /
• 2004

비정형적인 방법에 의해 설계되어진 프로토콜은 불확실성과 오류를 내포하고 있을 수 있으며, 이러한 특성은 프로토콜의 안전성에 매우 심각한 영향을 미치게 된다. 또한 구형되어진 프로토콜 명세에 만족하게 구현되어졌는지를 확인하는 것 또한 프로토콜 엔지니어링에서 매우 중요한 부분이다. 즉, 프로토콜 명세의 정형검정과 적합성 시험은 프로토콜 개발 과정에서 매우 중요한 부분이다. 본 논문에서는 유한상태 레이블 천이시스템(LTS Labeled Transition System)으로 명세화된 철도 신호제어용 프로토콜 Type 1 모델에 대한 적합성 시험을 위하여 프로토콜 제어흐름을 IOFSM으로 모델링하였으며, 이 명세로부터 UIO 방법에 의한 적합성 시험계열 생성방법을 제시하였다. 또한, 프로토콜 검정 및 적합성 시험 방법을 실제 프로토콜의 정확성을 분석하는 데 사용할 수 있도록 프로토콜 검정기와 시험기를Windows 환경하에서 GUI기능에 의해 Window상에 구현되도록 하여 프로토콜 명세의 정확성을 평가할 수 있게 하였다.

• Journal of KIISE:Software and Applications
• /
• v.26 no.8
• /
• pp.988-999
• /
• 1999

본 논문은 SCR 방법으로 작성된 요구사항 명세의 정형적인 의미론을 제안한다. 먼저 우리는 SCR 명세를 시간적전이시스템으로 변환함으로써 SCR 명세의 의미론을 정의한다. 그리고 우리는 SCR 방법을 실시간 시스템의 명세를 위하여 확장하며, 확장된 SCR 명세의 의미론 또한 시간적전이시스템으로의 변환을 통하여 정의한다. 이러한 의미론은 SCR 명세의 병행성과 시간 개념을 제대로 나타낼 수 있으며, 시간적전이시스템에서의 검증 방법을 SCR 명세의 검증에 직접 적용할 수 있게 하는 장점이 있다.Abstract This paper presents a formal semantics for requirements specifications written in the SCR method. We define a semantics for SCR specifications by a translational approach into timed transition systems. Then we extend the SCR method for real-time systems and define a semantics for timed SCR specifications. The main benefit from providing such semantics is that it provides a natural modeling of concurrency and time in SCR specifications. The semantics enables us to directly apply verification methods for timed transition systems to SCR specifications.

• Journal of Korea Multimedia Society
• /
• v.3 no.2
• /
• pp.174-183
• /
• 2000

Formal methods for protocol description of a system is based on the implementation id S/W. However, the importance of H/W implementation for a parts of protocol design is increasing. The combination between H/W and IP technology is needed since the implementation environment is changing from S/W to H/W for implementation of specific application protocol. H/W implementation method starting with formal description procedure is essential to guarantree correctness and reliability of the implemented H/W by characteristic of formal description language. Inthis paper, for an automated H/W implementations, ESTELLE, a formal description method, is adopted. A transformation method from specification of ESTELLE to VHDL is suggested. This is an conceptual method that comparing and analyzing similarities between basic units of protocol description such as computation and communication unit and inter processors in H/W. Then we describe transformation model, and suggest example of transformation from ESTELLE to VHDL with Inres protocol.