• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.79.1-79.1
• /
• 2011

인쇄전자 기술은 기존의 다양한 인쇄 공정에 전자 재료를 적용하여 전자소자 및 전자소자에 적용 가능한 제품들을 생산하는 기술이다. 인쇄 공정은 크게 접촉식과 비접촉식으로 구분할 수 있는데 비접촉식 인쇄 방식의 대표적인 예가 잉크젯과 스프레이 방식을 이용한 인쇄라고 할 수 있다. ESD는 정전기력을 이용한 스프레이 방식의 인쇄 공정으로써 기존의 정전기력만을 이용한 인쇄 방식과는 달리 정전기력과 공압을 동시에 적용하여 상대적으로 빠른 시간 내에 나노 박막의 코팅과 패터닝이 가능한 공정이다. 일반적으로 터치 패널에 사용되는 ITO의 경우는 증착 방식에 의존하고 있어 공정 시간이 길고 생산 단가도 비싸다는 단점이 있다. ESD 코팅의 경우는 기존의 증착 방식이 아닌 직접 인쇄 방식으로 공정 시간과 비용을 절감할 수 있는 장점이 있다. 투명 전도막 형성에 사용되는 전도성 고분자의 경우 ITO를 대체할 수 있을 만큼의 성능을 지니고 있어 터치 패널용 전극으로 응용할 수 있다. 따라서 본 논문에서는 ESD 공정을 이용하여 ITO 대체가 가능한 터치패널용 투명전극을 형성하였다. 전도성 고분자의 코팅 두께에 따라 전기적인 특성이 변화하지만 투과도 80%를 전후로 면저항이 $60{\sim}80{\Omega}/{\Box}$의 성능이 나타남을 확인할 수 있었다. 또한 코팅된 투명 전도막을 이용하여 터치패널용 모듈 제작을 통해 동작 여부도 확인할 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.42 no.4
• /
• pp.1-6
• /
• 2005

Recently embedded passive technology which fabricate passive elements such as resistors and capacitors at the inner layer of PCB(Printed Circuit Board) is used to make high performance IT products. However, embedded capacitor has limit in full range circuit applications because of the low capacitance density. In this paper, a new embedded capacitor which has wrinkled electrodes and dielectric layer was proposed to overcome the limits. FEM(Finite Elements Method) technique was used to evaluate capacitance density of the wrinkled type embedded capacitor. Capacitance density of the wrinkled type embedded capacitor is larger than that of conventional planar type embedded capacitor by about 25.6%$\sim$39.6%. In case of thin film type embedded capacitor, proposed wrinkled structure has more enhanced effect on the capacitance density.

• Proceedings of the KIEE Conference
• /
• 2005.07c
• /
• pp.1898-1899
• /
• 2005

반도체 집적회로 공정에서 사용되는 폴리이미드 포토레지스트(P12723, Dupont)를 감습막으로 사용하는 마이크로 습도센서 소자를 제작하였다. 마이크로 습도센서는 실리콘 웨이퍼 기판 위에 $SiO_2$ 박막을 건식열산화 공정으로 제작하고, Al 박막을 포토리소그라피 공정으로 패터닝 한 IDT (Interdigital Transducer)를 전극 위에 폴리이미드 포토레지스트를 공정변수를 다양하게 조절하면서 감습막으로 제작하였다. 폴리이미드 감습막은 스핀코팅법으로 제작하였으며, 회전수를 조절하여 두께를 변화시켰다. 완성된 마이크로 습도센서 소자의 상대습도 변화$(10{\sim}90% RH)$에 따른 정전용량 값 변화를 항온항습조 내에서 다양한 온도에서 HP4192A Impedance Analyzer를 사용하여 조사함으로써, 폴리이미드 포토레지스트를 사용하는 마이크로 정전용량형 습도센서의 제작 가능성을 검토하였다. 폴리이미드 정전용량형 마이크로 습도센서는 다양한 인가 전원 주파수에서 기준 센서로 사용된 상용 Vaisala Hygrometer와 유사한 감습특성 및 응답특성을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.117-117
• /
• 2011

유기물과 무기물이 결합한 나노 복합체를 사용하여 제작한 비휘발성 메모리 소자는 공정이 간단하고 저렴할 뿐만 아니라 휘어짐이 가능하다는 장점 때문에 많은 연구가 진행되고 있다. 코어-쉘 나노 입자를 포함한 고분자 박막으로 제작한 비휘발성 메모리 소자에서 쉘의 종류와 유무에 따른 메모리 윈도우와 기억시간에 미치는 영향에 대한 연구는 아주 적다. 본 연구에서는 CdTe-CdSe 코어-쉘 나노 입자 및 CdTe 나노 입자가 Poly(9-vinylcarbazol) (PVK) 박막에 분산되어 있는 나노복합체를 기억 매체로 사용하는 비휘발성 메모리 소자들을 제작하여 쉘의 유무에 따른 메모리 윈도우와 기억시간의 변화를 관찰하였다. 소자를 제작하기 위해 두 가지의 나노 입자를 각각 PVK와 함께 톨루엔에 용해시킨 후에 초음파 교반기를 사용하여 나노입자가 PVK가 고르게 섞인 두 가지의 나노복합체를 형성하였다. 두 가지 용액을 p-Si 기판위에 스핀 코팅 방법으로 도포한 후, 열을 가해 용매를 제거하여 CdTe-CdSe 나노 입자가 PVK에 분산되어 있는 나노복합체 박막과 CdTe 나노 입자가 PVK에 분산되어 있는 나노복합체 박막을 각각 형성하였다. 나노 입자가 분산된 각각의 나노복합체 박막 위에 Al을 게이트 전극으로서 열증착하여 소자를 완성하였다. 제작된 두 소자의 정전용량-전압 (C-V) 측정을 하여 CdSe의 유무에 따른 메모리 소자에 대한 C-V 곡선의 다른 평탄 전압 이동을 관찰 하였다. 정전용량-시간 측정을 하여 CdSe 쉘의 유무에 따라 포획된 전하를 유지하는 능력에 차이가 있는 것을 관찰하였다. 측정 결과 모두 CdSe 쉘이 존재하는 메모리 소자에서 우수한 메모리 윈도우와 기억시간 특성이 나타났다. 에너지 대역도를 사용하여 소자의 전하 수송 메커니즘과 CdSe 쉘의 존재에 의해 소자의 메모리 윈도우와 기억시간 특성이 향상되는 원인을 설명 할 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.272-272
• /
• 2011

무기물 나노입자를 포함하는 유기물/무기물 나노복합체는 차세대 전자 소자에 쉽게 적용이 가능하고 응용 잠재적 능력이 뛰어나기 때문에 차세대 비휘발성 메모리 소자에 응용하려는 연구가 세계적으로 활발히 진행되고 있다. 본 연구에서는 poly (methylmethacrylate) (PMMA) 절연성 고분자 박막 안에 CdTe와 CdTe-CdSe 코어-쉘 나노입자를 각각 분산시켜 이를 전하의 저장 매체로 사용하는 메모리 소자를 제작하였다. 제작된 각각의 소자에 대한 메모리 메카니즘과 PMMA 박막 안에 분포되어 있는 CdTe-CdSe 코어-쉘 나노입자에서 CdSe 쉘의 전기적 영향에 대하여 연구하였다. 소자에 필요한 용액을 제작하기 위해 서로 다른 용매에 녹아 있는 CdTe-CdSe 나노입자와 PMMA를 혼합하였다. Al 금속을 하부 전극으로 증착한 p-Si (100) 기판 위에 나노입자와 PMMA가 혼합된 용액을 스핀 코팅 방법을 사용하여 박막을 형성한 후, 남아있는 용매를 제거하기 위해 열처리를 하였다. 용매가 모두 제거된 박막위에 금속 마스크를 사용하여 상부 Al 전극을 열증착 방법으로 형성하였다. 나노입자가 포함된 고분자 박막의 메모리 특성을 비교하기 위하여 나노입자가 없는 PMMA층만으로 형성된 소자도 같은 방법으로 제작하였다. 세 가지 종류의 소자에 고주파 정전용량-전압 (C-V) 측정을 한 결과 나노입자가 분산된 PMMA 층으로 제작된 소자에서만 평탄 전압 이동이 관찰되었으며, 이것은 나노입자를 전하 포획 장소로 사용할 수 있다는 것을 확인하였다. 정전용량-시간 (C-t) 측정을 하여 나노입자가 포함된 PMMA 층으로 제작된 메모리 소자의 안정성을 관찰하였다. C-V와 C-t 측정 자료를 바탕으로 제작된 메모리 소자의 메모리 메카니즘과 CdTe-CdSe 코어-쉘 나노입자에서 CdSe 쉘의 역할을 설명하였다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2003.07a
• /
• pp.230-231
• /
• 2003

SOI (Silicon On insulator)는 SiO$_2$와 같은 절연체 위에 실리콘 (Si) 박막층이 놓여있는 구조로서 전자나 광소자들이 실리콘 박막층 위에 만들어진다. SOI의 기본적인 생각은 기생 정전용량 (parasitic capacitance)을 감소시킴으로서 소자의 스위칭 속도를 더 빠르게 하는 것이다. 최근에 초고속 광소자와 단위 광소자들의 집적을 위해 실리콘 이외의 GaAs, InP, SiC 등의 반도체 박막을 절연층 위에 만드는 연구가 많이 진행되고있다. (중략)

• Transactions of the Korean Society of Mechanical Engineers B
• /
• v.39 no.2
• /
• pp.147-152
• /
• 2015

We designed, fabricated, and tested the capacitive microsensors for skin piloerection monitoring. The performance of the skin piloerection monitoring sensor was characterized using the artificial bump, representing human skin goosebump; thus, resulting in the sensitivity of $-0.00252%/{\mu}m$ and the nonlinearity of 25.9 % for the artificial goosebump deformation in the range of $0{\sim}326{\mu}m$. We also verified two successive human skin piloerection having 3.5 s duration on the subject's dorsal forearms, thus resulting in the capacitance change of -6.2 fF and -9.2 fF compared to the initial condition, corresponding to the piloerection intensity of $145{\mu}m$ and $194{\mu}m$, respectively. It was demonstrated experimentally that the proposed sensor is capable to measure the human skin piloerection objectively and quantitatively, thereby suggesting the quantitative evaluation method of the qualitative human emotional state for cognitive human-machine interfaces applications.

• Journal of the Korean Magnetics Society
• /
• v.12 no.2
• /
• pp.68-72
• /
• 2002

In this research, the effects of capacitance to the access time were studied at the junction area of tunneling magnetoresistance when these were used as memory devices. These results were obtained by applying electric signal input and magnetic field was not used. We applied bipolar square waves of 1MHz to the MTJ samples to obtain the results and time constant ($\tau$) calculated by observing wave responses utilizing an oscilloscope. And time constant was compared with junction area. Each part of MTJ sample, such as electrical pad, lead and contact area, was modeled as an electrical equivalent circuit based on experimental results. For the 200㎛$\times$200㎛ cell, junction capacitance was 90 pF. Also, measurement and simulation results were compared, which showed those similarity.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.02a
• /
• pp.33-33
• /
• 1999

• Electrical & Electronic Materials
• /
• v.12 no.9
• /
• pp.57-63
• /
• 1999

SOI 구조의 MOSFET은 제조공정이 상대적으로 간단하며 CMOS 래치 업 현상이 일어나지 않고, soft error에 의한 회로의 오동작 가능성이 매우 낮은 이외에도 낮은 기생 정전용량 및 누설전류 특성을 가지므로 0.1 미크론 이하의 소자를 제작하는데 적합하여 저전압, 초고속 VLSI 설계에 적합한 소자로 각광받고 있다. 본고에서는 새로운 구조의 SOI MOSFET 구조들의 특성과 장, 단점을 검토하고 나아가 BJT(Bipolar Junction Transistor) 및 기타 소자들을 SOI 구조로 제작한 결과에 대해 간단히 검토함으로써 1999년 현재 SOI 기술의 현황을 소개하고자 한다.