• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.414.1-414.1
• /
• 2016

스크린 프린팅법을 이용한 태양전지의 전극은 주로 고가의 은을 사용하기에 태양전지의 저가화에 한계를 가지고 있다. 고효율 결정질 실리콘 태양전지의 원가절감의 문제 해결방안으로 박형 웨이퍼 연구개발이 많은 관심을 받고 있다. 본 연구에서는 은 전극을 대체 할 수 있는 니켈/구리 전극을 사용하였고, 박형 웨이퍼에서도 전극 공정이 가능한 도금법을 사용하여 전극을 형성 하였다. 니켈 전극형성은 광유도 도금법(Light-Induced Plating), 구리 전극형성은 광유도전해도금법(Light-Induced Electro Plating)을 이용하여 실험을 진행 하였다. 니켈 광유도 도금 공정시 공정시간 3 ~ 9분까지 가변하였다. 니켈실리사이드 형성 위해 열처리 공정을 $300{\sim}450^{\circ}C$까지 가변하였고 유지시간 30초 ~ 3분까지 가변하여 실험을 진행하였다. 니켈 도금 수용액의 pH 6 ~ 7.5까지 가변하여 실험하였다. 구리 광유도 전해도금 공정 전류밀도를 $1.6mA/cm^2{\sim}6.4mA/cm^2$까지 가변하여 실험을 진행 후, 전류밀도 $3.2mA/cm^2$로 시간 5 ~ 7분까지 가변하여 실험 하였다. 니켈 도금 공정 시간 5분, 니켈실리사이드 형성 열처리 온도 $350^{\circ}C$, 유지시간 1분에서 DIV(Dark I-V) 분석결과 가장 적은 누설전류를 확인하였다. 니켈 도금액 pH 6.5에서 니켈입자 및 구리입자의 균일성이 좋은 최적의 조건임을 확인하였다. 구리 도금 공정 전류밀도 $3.2mA/cm^2$, 시간 5분에서 TLM(Transmission Line Method) 측정결과 접촉 저항 $0.39{\Omega}$과 접촉 비저항 $12.3{\mu}{\Omega}{\cdot}cm^2$의 저항을 확인하였다. 도금법을 이용하여 전극을 형성함으로써 접촉저항 및 접촉 비저항이 낮고 전극 품질이 향상됨으로서 셀의 전류밀도 $42.49mA/cm^2$를 얻을 수 있었다.

• Korean Chemical Engineering Research
• /
• 제47권2호
• /
• pp.141-149
• /
• 2009

초고속 연산용 CMOS(complementary Metal Oxide Semiconductor) 배선재료로 사용되고 있는 구리(Cu)가, 기가급 메모리 소자용 금속 배선 물질에도 사용이 시작되면서 구리 박막에 대한 재료 및 공정이 새로운 조명을 받고 있다. 반도체 금속 배선에 사용하는 수 nm 두께의 구리 박막의 형성에 전해도금(electrodeposition)과 무전해 도금(electroless deposition) 같은 전기화학적 방법을 이용하게 되어서 표면 처리, 전해액 조성과 같은 중요한 요소에 대한 최신 연구 동향을 요약하였다. 구리 박막에서 구리 배선을 제작하여야 하므로 새로운 패턴 기술인 상감기법이 도입되어, 구리도금과 상감기법과의 공정 일치성 관점에서 전해도금과 무전해 도금의 요소 기술에 대해 기술하였다. 구리보다 비저항이 낮아 차세대 소자용 배선에 있어서 적용이 예상되는 은(Ag)을 전기화학적 방법으로 금속 배선에 적용하는 최신 연구에 대하여도 소개하였다.

• 마이크로전자및패키징학회지
• /
• 제14권3호
• /
• pp.51-55
• /
• 2007

Ni-Fe 전해도금 시 전류밀도, 펄스주기와 전류인가 방식, 도금욕의 Fe 이온의 농도, 첨가제 등의 인자들이 도금 층의 조성, 표면형상, 표면 경도에 미치는 영향에 관하여 연구하였다. 시편에 가해지는 전류밀도, 전류인가방식과 Fe이온의 농도를 변화시킴으로써 Ni-Fe의 도금 층 내에 Ni-Fe의 조성을 조절하는 것이 가능하였고 또한 첨가제의 양을 변화시킴으로써 표면형상이 변화됨을 확인하였다. PC를 사용한 경우 직류를 사용한 경우보다 높은 $550{\sim}600Hv$의 경도값을 얻을 수 있었다. 사카린을 첨가한 경우 도금층의 잔류응력을 낮추어 균열이 없는 도금층을 얻었다. Ni-Fe의 단면의 조성을 분석함으로써 도금 층의 두께에 따른 조성의 변화를 확인하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2015년도 추계학술대회 논문집
• /
• pp.343-343
• /
• 2015

고종횡비의 실리콘 관통전극(TSV)은 반도체 3차원 적층을 실현하기 위한 핵심적인 기술이다. TSV의 충전은 주로 전해도금을 이용하는데 무결함 충전을 위해서 도금액에 몇 가지 첨가제(억제제, 가속제, 평탄제)가 포함된다. 본 연구에서는 첨가제 유무 따른 비아 충전 양상 및 무결함 충전에 대한 연구를 진행하였다. 비아 충전 공정을 위해서 직경 10 um, 깊이 50 um의 TSV가 패터닝된 웨이퍼를 준비하였으며 도금 후 단면을 관찰하여 도금의 양상을 비교하였다. 도금액에 첨가제가 포함되지 않는 조건, 억제제와 가속제만 포함된 조건, 세 가지 첨가제가 모두 포함된 조건으로 비아 충전을 실행하였으며 최종적으로 무결함 충전이 되는 첨가제 조건을 찾을 수 있었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2011년도 춘계학술대회 및 Fine pattern PCB 표면 처리 기술 워크샵
• /
• pp.204-204
• /
• 2011

최근 자동차수명의 연장, 고품질, 내식내마모성 향상의 요구에 따라 아연도금 및 합금도금의 친환경화, 아연합금도금특성 향상, 흑색화 실현, 아연-철, 아연-니켈 벤딩성 향상, 주석-아연 합금도금과 무전해 Ni-W-P, Ni-B-W, 전해 NiSiC-PTFE, Ni-Diamond복합도금 등의 도금현장 적용과 도금 후 3가 크로메이트 도장 밀착성에 대한 품질기술지원이 요구되고 있다.

• 한국전기화학회:학술대회논문집
• /
• 한국전기화학회 2005년도 춘계총회 및 학술발표회
• /
• pp.17-17
• /
• 2005

• 한국전기화학회:학술대회논문집
• /
• 한국전기화학회 2005년도 춘계총회 및 학술발표회
• /
• pp.37-37
• /
• 2005

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2004년도 추계 기술심포지움 초록집
• /
• pp.57-57
• /
• 2004

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2001년도 추계 학술발표강연 및 논문개요집
• /
• pp.159-159
• /
• 2001

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1997년도 한국재료학회 추계학술발표회
• /
• pp.50-50
• /
• 1997