• 한국의학물리학회지:의학물리
• /
• 제13권2호
• /
• pp.69-73
• /
• 2002

본 연구는 제작된 평행평판형 검출기에서 두 전극간의 거리에 따른 극성효과의 정도를 확인하기 위하여 실행되었다. 개발된 전리함의 극성효과를 측정하기 위하여 평행평판형 전리함의 윗면과 아래 면의 전극에 극성을 바꾸어가며 방사선을 조사하고 그에 의하여 생성된 전하를 측정하여 두 양을 비교하였다. 실험은 두 전극간의 거리가 3, 6, 10 mm 일 때 각각의 명목상 체적이 0.9, 1.9, 3.1 cc인 평행평판형 전리함에 대하여 실행하였다. 조사된 방사선은 6, 10 MV 광자선과 4, 6, 9, 12, 16 MeV의 전자선이며, SSD는 100 cm 이었고, 조사면 크기는 광자선의 경우는 10$\times$10 ㎤ 이고 전자선의 경우는 10$\times$10 $\textrm{cm}^2$을 사용하였으며, 측정점은 최대선량점이고, 선량률은 240 MU/min 으로 하였다. 평행평판형 전리함의 극성의 변환은 평행평판형 전리함의 윗면 즉, 방사선이 입사되는 면의 전극이 (+)극을 갖고 아래 면이 (-)극을 갖는 positive와 방사선이 입사되는 면의 전극이 (-)극을 갖고 아래 면이 (+)극을 갖게 되는 negative 측정으로 시행하였다. 실험결과는 광자선의 경우는 0.5 % 이내의 극성효과를 나타냈고, 전자선의 경우는 1% 에서 3.5% 까지 나타났으며, 높은 에너지를 갖는 16 MeV 전자선의 경우가 다른 에너지의 전자선의 경우 보다 극성효과의 영향이 적음을 알 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권5호
• /
• pp.25-31
• /
• 2009

본 논문에서는 공급전압의 전하를 재활용하여 전력소모를 줄인 저전력 SRAM(Low power SRAM using supply voltage charge recycling: SVCR-SRAM)을 제안하였다. 제안한 SVCR-SRAM은 SRAM 셀 블록을 두 개의 셀 블록으로 나누어 두 종류의 공급전압을 공급한다. 이중 하나는 $V_{DD}$와 $V_{DD}/2$이고, 다른 하나는 $V_{DD}/2$와 GND이다. N비트 셀들이 연결되었을 때 $V_{DD}$와 $V_{DD}/2$의 전원으로 동작하는 N/2비트의 셀들에서 사용된 전하는 나머지 $V_{DD}/2$와 GND의 전원으로 동작하는 N/2비트의 셀들에서 재활용된다. SVCR 기법은 전력소모가 많은 비트라인, 데이터 버스, SRAM 셀에서 사용되어 전력소모를 줄여준다. 다른 부분들에서는 동작속도를 높이기 위해 $V_{DD}$와 GND의 공급전압을 사용하였다. 또한, SVCR-SRAM에서는 Body-effect로 인한 SRAM 셀들의 누설전류가 크게 감소하는 효과가 있다. 검증을 위하여, 64K비트($8K{\times}8$비트)SRAM chip을 $V_{DD}=1.8V,\;0.18{\mu}m$ CMOS 공정으로 구현하였다. 제작된 SVCR-SRAM에서는 쓰기전력의 57.4%와 읽기전력의 27.6%가 줄었다.

• Composites Research
• /
• 제36권5호
• /
• pp.349-354
• /
• 2023

Poly(3-hexylthiophene) (P3HT)는 유기 용매에서 높은 용해도를 가지고 있으면서 상대적으로 쉽게 구할 수 있는 공액 고분자 중 하나이다. 그러나, 전자소자의 활성 소재로써 전기적 특성은 실제로 응용하기에는 부족하므로 추가 개선이 필요하다. 본 연구에서는, 서로 다른 위치 규칙성 (regio-regularity)을 가지는 두 P3HT 고분자 (즉, regioregular (RR) P3HT 및 regio-random (RRa) P3HT)를 혼합하여 혼합 박막의 전하 전달 특성을 크게 향상시킬 수 있음을 보여준다. 두 P3HT 고분자 간 비율을 변화시킴으로써 혼합 박막의 구조적 및 전기적 특성을 체계적으로 조사하였으며, 원자 힘 현미경(AFM), X선 회절(XRD) 및 UV-vis 흡수분광법을 사용하여 혼합 필름의 구조 및 광전자적 특성을 평가하였다. 혼합 박막의 결정성은 RRa-P3HT 함량이 20 wt%로 증가함에 따라 증가하였으며, 이후 80%까지 증가함에 따라 감소하였다. 전하 이동도의 경향성 또한 이와 같았으며, 20 wt%의 RRa-P3HT를 포함하는 혼합 박막의 전하 이동도는 가장 높은 0.029 cm²/V·s로 측정되었고 함량이 80 wt%까지증가함에따라 0.0007 cm²/V·s 로감소하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.244-244
• /
• 2012

유기발광소자는 빠른 응답속도, 높은 색재현성, 높은 명암비의 장점을 가지고 있어 차세대 디스플레이로 각광 받고 있으며, 이미 소형 디스플레이로 상용화되고 있다. 고효율과 색안정성을 가진 유기발광소자를 개발하기 위해 소자의 구조에 관한 연구가 활발히 이루어지고 있다. 하지만 청색 유기발광소자는 적색과 녹색 유기발광소자에 비해 낮은 신뢰성, 발광효율 및 색 순도의 문제점을 가지고 있어, 이를 개선하기 위한 다양한 연구가 필요하다. 청색 유기발광소자의 경우 발광층 내부로 주입되는 정공과 전자의 균형을 조절하기 위해 p-i-n 구조를 사용하거나 이리듐-유기물 합성물과 같은 인광물질의 적용하여 발광효율을 높이는 청색 유기발광소자에 대한 연구가 진행되고 있다. 그러나 정공 보조층과 청색 형광층의 도핑구조의 청색 유기발광소자에 대한 발광효율 증진 효과에 관한 연구는 고효율 유기발광소자의 성능향상을 위하여 필요하다. 본 논문에서는 진공 열 박막 증착 방법을 이용하여 정공 보조층과 청색 형광층으로 구성된 적층 발광구조를 사용한 청색 유기발광소자의 발광효율 증진 효과를 관찰하였다. 10%의 2,9-dimethyl-4,7-diphenyl-1,10-phenanthorlene (BCP)로 도핑된 2-methyl-9,10-bis (naphthalene-2-yl) anthracene (MADN)층을 발광층으로 사용한 유기발광소자, 5% MADN으로 도핑된 1, 3-bis (carbazol-9-yl) benzene (mCP) 층을 발광층으로 사용한 소자 및 10% BCP로 도핑 된 MADN 층과 5% MADN로 도핑된 mCP층을 혼합하여 발광층으로 사용한 유기발광 소자를 제작하였다. 유기 발광 소자의 전기적 광학적 특성을 비교하여 청색 유기발광소자의 발광효율 증가 효과를 규명하였다. 적층 발광층을 가지는 소자는 두 단일 발광층 중심부의 경계면에서 축적된 정공에 의해 발생한 공간 전하에 의한 내부 전위차이의 형성으로 발생된 인력으로 더 많은 전자들을 끌어 들이게 되어 발광효율을 증대시킨다. 이 실험의 결과는 MADN 형광물질을 가진 청색 유기발광소자의 발광효율을 증진 시키는 소자 구조를 제안하고 증진 효과에 대한 이해를 높이는데 도움을 줄 수 있다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2009년도 춘계학술대회 논문집
• /
• pp.168-168
• /
• 2009

고효율 실리콘 이종접합 태양전지 제작을 위한 요소기술 중 a-Si:H/c-Si 간의 계면 안정화는 태양전지 효율에 중요한 역할을 한다. 본 연구에서는 n-type 결정질 실리콘 기판을 사용하여, 소수전하들의 재결합을 방지하고, 계면 안정화를 실행하는 방안으로 실리콘 기판 습식 세정을 수행하였다. 반도체 공정에서 일반적으로 알려진 RCA 세정기법에 HF 세정을 마지막공정으로 추가하여 자연 산화막과 기타 불순물을 더욱 효과적으로 제거할 수 있도록 실험을 진행하였다. 마지막 공정으로 추가된 HF 세정에 의한 a-Si:H/c-Si 계면 안정화 효과를 관찰하기 위하여 HF농도와 HF 세정시간에 따른 소수반송자 수명을 측정하였다. 또한 HF 세정 이후 공정의 영향을 확인하기 위하여 PE-CVD법으로 a-Si:H 박막 증착 이전 실리콘 기판의 온도와 상온에서 머무는 시간에 따른 a-Si:H/c-Si 계면안정화 특성을 분석하였다. 본 실험을 통해 HF세정공정이 계면특성에 미치는 영향을 확인하였으며 실리콘 기판 습식 세정이 이종접합태양전지 특성에 미치는 영향을 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• Journal of Chest Surgery
• /
• 제31권12호
• /
• pp.1238-1242
• /
• 1998

심근교각을 해부학적인 정의을 하면 심외막의 관상동맥 주행중 국한된 부분의 관상동맥이 심근섬유에 의해 둘러싸여 있는 것을 말한다. 이질환은 주로 관상동맥 조영술에서 심근수축시 관상동맥이 좁아지거나 또는 압박효과을 나타내기 때문에 알게된다. 관상동맥중 좌전하행지의 중간부위에 가장 많이 발생 한다. 심근교각은 허혈 효과을 가지고 있어서 건강한 사람에서 협심증, 심근경색, 혹은 사망의 원인이 되기도 한다. 저자들은 좌전하행지 중간부분의 압박으로 협심증을 호소한 2례의 환자을 치험하고 보고 하고자 한다. 수술은 심폐 우회술하에 좌전하행지 동맥상부을 덮은 심근에 근절개술을 시행하였다. 수술후 협심증과 압박효과는 호전되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.202-202
• /
• 2010

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력증가 등이 문제가 되고 있다. DRAM의 경우, 캐패시터 영역의 축소문제가 소자집적화를 방해하는 요소로 작용하고 있다. 1T-DRAM은 기존의 DRAM과 달리 캐패시터 영역을 없애고 상부실리콘의 중성영역에 전하를 저장함으로써 소자집적화에 구조적인 이점을 갖는다. 또한 silicon-on-insulator (SOI) 기판을 이용할 경우, 뛰어난 전기적 절연 특성과 기생 정전용량의 감소, 소자의 저전력화를 실현할 수 있다. 본 연구에서는 silicon-germanium-on-insulator (SGOI) 기판을 이용한 1T-DRAM의 열처리온도에 따른 특성 변화를 평가하였다. 기존의 SOI 기판을 이용한 1T-DRAM과 달리, SGOI 기판을 사용할 경우, strained-Si 층과 relaxed-SiGe 층간의 격자상수 차에 의한 캐리어 이동도의 증가효과를 기대할 수 있다. 하지만 열처리 시, SiGe층의 Ge 확산으로 인해 상부실리콘 및 SiGe 층의 두께를 변화시켜, 소자의 특성에 영향을 줄 수 있다. 열처리는 급속 열처리 공정을 통해 $850^{\circ}C$와 $1000^{\circ}C$로 나누어 30초 동안 N2/O2 분위기에서 진행하였다. 그리고 Programming/Erasing (P/E)에 따라 달라지는 전류의 차를 감지하여 제작된 1T-DRAM의 메모리 특성을 평가하였다.

• 한국정보통신학회논문지
• /
• 제17권4호
• /
• pp.917-921
• /
• 2013

본 연구에서는 이중게이트 MOSFET의 전도중심에 따른 항복전압의 변화를 분석하였다. DGMOSFET에 대한 단채널효과 중 낮은 항복전압은 소자동작에 저해가 되고 있다. 항복전압분석을 위하여 포아송방정식의 분석학적 전위분포를 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였다. 소자 파라미터인 채널길이, 채널두께, 게이트 산화막 두께 그리고 도핑농도 등에 대하여 전도중심의 변화에 대한 항복전압의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압특성을 분석하였다. 분석결과 항복전압은 소자파라미터에 에 대한 전도중심의 변화에 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.126-126
• /
• 2011

삼차원 구조의 낸드 플래시 메모리 소자는 기존 이차원 구조의 메모리 소자를 비례 축소할 때 발생하는 단채널 효과와 간섭효과를 최소화 하면서 집적도를 높일 수 있는 장점 때문에 많은 연구가 진행되고 있다. 그러나, 삼차원 구조의 낸드 플래시 메모리 소자는 공정 과정이 복잡하고 주변 회로 연결이 어려울 뿐만 아니라 금속 접촉에 필요한 면적이 넓은 단점을 가지고 있다. 이러한 문제점을 해결하기 위해 Vertical-Stacked-Array-Transistor (VSAT) 구조를 갖는 플래시 메모리 소자가 제안되었으나, VSAT 구조 역시 드레인 전류량이 적고 program과 erase 동작 시게이트 양쪽의 전하 트랩층에 전자와 정공을 비효율적으로 포획해야 하는 문제점을 가진다. 본 연구에서는 기존의 VSAT 구조의 문제점을 개선하면서 집적도를 증가한 삼차원 구조의 고집적낸드 플래시 메모리 소자를 제안하였다. 본 연구에서 제안한 플래시 메모리 소자의 구조는 기존 VSAT 구조에서 수직 방향의 두 string 사이에 존재하는 polysilicon을 제거하고 두 string 사이에 절연막을 증착하였다. 삼차원 시뮬레이션 툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션 하였다. 소스와 드레인 사이의 유효 채널 길이가 감소하였기 때문에 기존의 VSAT 구조를 갖는 메모리 소자에 비해 turn-on 상태의 드레인 전류가 증가하였다. 제안한 플래시 메모리 소자의 subthreshold swing (SS)가 기존의 VSAT 구조를 갖는 메모리 소자의 SS 에 비해 낮아, 소자의 스위칭 특성이 향상하였다. 프로그램 전후의 문턱전압의 변화량이 기존의 VSAT 구조를 갖는 메모리 소자에 비해 크기 때문에 멀티 레벨 동작이 가능하다는 것을 확인하였다.