• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.75-81
• /
• 2004

AE-CORDIC은 CORDIC 연산의 회전 방향을 미리 계산하는 알고리즘을 이용해 CORDIC의 연산속도를 향상 시켜준다. 회전방향을 예측할 수 없는 부분은 Lookup-Table로 대체하고, 예측 가능 부분만을 CORDIC 으로 처리하였는데, 회전방향 예측은 별도의 추가 하드웨어 없이 간단하게 인코딩 할 수 있게 된다. 그리고, Unrolled CORDIC 구조에서는 Lookup-Table입력 비트 수가 크지 않으면 Lookup-Table의 하드웨어 증가보다 CORDIC 연산 단에서 감소되는 ADDER의 하드웨어가 더 크기 때문에 오히려 전체 하드웨어 크기가 줄어든다. 본 논문에서는 회전방향 예측 가능 구간 및 예측 방법을 제안하고, 최적화된 Lookup-Table의 크기를 결정하여 기존의 회전방향 예측 알고리즘인 P-CORDIC 과 비교하였다. 그리고, 입력 각이 16비트 경우를 삼성 0.18㎛ 공정을 이용해 논리 합성하여 하드웨어 크기, 성능, 정확성을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제40권7호
• /
• pp.526-531
• /
• 2003

최근 들어, 테스트 시간과 하드웨어의 축소를 위한 많은 내장형 자체 테스트 구조가 연구되고 있다. 대부분의 패턴 생성에 대한 내장형 자체 데스트 구조는 결정 패턴 생성을 위한 것이다. 본 논문에서는 테스트시간과 하드웨어 오버헤드를 줄일 수 있는 새로운 의사 임의 패턴 내장형 자체 테스트 기법을 제안한다 본문에서는 의사 임의 패턴 내장형 자체 테스트 기법의 하드웨어 오버헤드의 축소 가능성에 대한 이론을 간단한 예제와 함께 설명하고 실험 결과를 통해 기존의 방법에 비하여 제안하는 방식을 이용할 경우 하드웨어 오버헤드가 줄어드는 것을 알 수 있으며, 기존의 방법과 제안한 방법의 테스트 시간 비교를 보여 준다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.62-71
• /
• 2002

본 논문은 고속의 FFT 연산을 위한 DSP(Digital Signal Processor) 명령어와 그 하드웨어 구조를 제안한다. 제안된 명령어는 MAC 연산에 의존하는 기존의 DSP 칩과는 다른 새로운 연산 과정을 수행한다. 본 논문은 새로운 명령어의 원활한 수행을 위한 데이터 연산 유닛(Data Processing Unit : DPU)의 하드웨어 구조를 제안한다. 제안된 명령어 및 하드웨어 구조는 기존의 DSP 칩과 비교하여 FFT 연산 속도가 2배 향상되었다. 제안된 구조는 Verilog HDL을 사용하여 설계되었으며 0.35 ${\mu}m$ 표준 셀 라이브러리를 사용하여 수행되었다. 분석 결과 최대 동작 주파수는 약 144.5 MHz이다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.984-987
• /
• 2019

최근 사물인식, 차선인식을 기반한 자율 주행 기술이 각광받고 있다. 하지만 안개가 자욱한 날씨에는 주변 사물을 인지하기 어렵기 때문에 안개제거 기술이 필요하다. 안개 제거 기술은 현재 여러 방면으로 연구되고 있으며, 단일 영상을 기반한 안개제거 알고리즘이 대표적이다. 본 논문에서는 안개 입자 맵을 추정하여 실시간으로 안개 제거를 하기 위한 하드웨어를 설계한다. 제안하는 하드웨어 구조는 누적 히스토그램 방식을 기반한 필터를 구현하여 필터의 window 크기가 커져도 하드웨어 크기에 영향을 미치지 않는 구조를 가진다. 하드웨어 설계는 XILINX사의 xc7z045-ffg900을 목표 보드로 하여 FPGA 구현을 했다.

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.296-302
• /
• 2023

멀티미디어 산업이 발전함에 따라 다양한 형식의 해상도를 표시할 수 있게 되었다. 따라서 고화질을 유지하며 해상도를 변환하는 스케일러 알고리즘의 성능과 이를 하드웨어로 구현하는 것은 중요하다고 할 수 있다. 본 논문에서는 이미지 확대/축소 스케일러의 하드웨어 설계를 고려하여 수직 방향으로는 수정된 양 선형 보간, 수평 방향으로는 양 3차 회선 보간을 사용하여 라인 메모리 부담을 줄인 조합 스케일러 알고리즘을 제안한다. 본 논문은 정량적 그리고 정성적 평가를 통해 제안하는 알고리즘의 성능을 널리 사용되는 다른 세 가지 알고리즘과 비교 평가하였고, 이를 하드웨어로 구현할 때에 필요한 하드웨어 부담을 비교하였다. 본 논문은 성능평가를 위해 정현파 신호와 8개의 일반 이미지를 사용하였다.

• 전기전자학회논문지
• /
• 제28권1호
• /
• pp.26-32
• /
• 2024

최근 다양한 영상의 해상도 포맷이 등장하였고, 디지털 기기는 이를 지원하기 위해 입력 영상의 해상도를 확대 또는 축소하는 전용 스케일러 칩을 내장하고 있다. 따라서 스케일러 칩의 성능과 하드웨어 크기는 중요하다고 할 수 있다. 본 논문에서는 Han이 제안한 조합 보간 스케일러 알고리즘을 Han, Jung이 제안한 Dual-clock을 가지는 라인 메모리 구조를 이용해 하드웨어 설계를 진행하였다. 제안하는 하드웨어는 QHD 환경에서 실시간으로 처리가 가능한 구조로, Verilog를 이용해 설계되었으며 Xilinx Vivado 2023.1을 이용하여 검증하였다. 또한 Han이 제안한 알고리즘과 하드웨어의 정량적 수치 평가 비교를 통해 성능을 검증하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (3)
• /
• pp.277-279
• /
• 2002

전자상거래, 무선 인터넷 등의 활성화를 위해서는 신뢰성 있는 통신 서비스를 제공하는 IPv6용 보안시스템이 필요하다. 이를 위한 기존의 암호화 알고리즘은 소프트웨어 및 하드웨어로 많이 구현되어 있으나 IPv4를 기반으로 한 운영체제에 종속되어 있다. 이를 해결하기 위하여 운영체제 없이 고성능의 보안서비스를 제공하는 IPv6용 보안시스템이 하드웨어로 구현되었다. 본 논문에서는 이러한 IPv6용 하드웨어 보안시스템에 요구되는 암호화알고리즘 중에서 HMAC-SHA-1을 하드웨어 모듈로 구현하였다. 그리고 구현한HMAC-SHA-1 모듈에 대하여 시뮬레이션 테스트를 수행하고 IPv6 하드웨어 보안시스템과 연동함으로써 기능을 검증하였다.

• 정보보호학회논문지
• /
• 제10권1호
• /
• pp.53-63
• /
• 2000

전자지불 프로토콜은 하드웨어 구현의 용이성과 안전성의 두 가지 측면을 고려하여 설계되어야 한다. 본 논문에서 제안하는 전자지불 프로토콜은 하드웨어구현을 용이하게 하고 유지비용을 줄이기 위해 초기변수값을 최소로 하는 전자지불 프로토콜에 대칭키 암호알고리즘을 적용하여 주고받는 데이터량을 줄였으며, 안전성을 증가시키기 위해 타원곡선 공개키 암호 알고리즘을 적용하여 타원곡선 공개키 암호 알고리즘이 가지는 특성들을 상속받고록 하였고, 마지막으로 전자지불 프로토콜의 안전성과 효율성을 분석하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권6호
• /
• pp.669-678
• /
• 2002

최근 시각 관련 측정기 개발에 대한 국내의 관심이 높아지고 있다. 이에 본 논문은 자동 시각 굴절력 곡률계의 전자 부문 소프트웨어와 하드웨어 시스템을 개발하였다. 광학 부문으로부터 나오는 영상 을 이용하여 전자 부문 시스템에서 내부 처리를 거친 후 정확한 시각 측정치를 검사자에게 알려 줄 수 있다면 잘못 측정되는 측정 횟수를 잠재적으로 크게 줄일 수 있을 것이다. 전자 부문 시스템은 소프트웨어와 하드웨어의 두 부분으로 나뉘어 개발되었는데, 소프트웨어 부분은 형태학적 필터링과 그레이 레벨의 신호 강조 기술 등을 이용하여 행해짐으로써, 보다 향상된 굴절력 치수를 도출할 수 있게 개발하였고, 하드웨어 부분은 기존의 시스템들과 동일한 기능을 수행함과 동시에 하드웨어의 변경 없이도 소프트웨어의 변경을 자유롭게 행할 수 있도록 구성하여 개발기간을 크게 줄일 수 있고 나아가 응용 확장 등도 용이하다는 장점을 가지게 되었다. 그리하여 전자 부문 시스템은 정확한 측정값 도출이 어려운 시각 영상에 적용되어 효과적으로 오차를 줄임으로써 보다 효율적인 시각 측정을 가능하게 하였다.

• 한국통신학회논문지
• /
• 제39C권11호
• /
• pp.1094-1103
• /
• 2014

본 논문에서는 항공전자 아키텍처 발전 동향을 조사하고 최신 항공전자 아키텍처 주요 특징을 파악한다. 이를 토대로 향후 국내 항공기 항공전자 성능개량과 미래 항공기 개발에 적용할 수 있는 통합 모듈형 항공전자(IMA: Integrated Modular Avionics) 시스템 아키텍처를 IMA Core 시스템 중심으로 제안한다. 제안된 아키텍처 시스템의 구현 가능성을 판단하기 위해 공통하드웨어 모듈과 IMA 소프트웨어를 적용한 IMA Core 시스템 프로토타입(Prototype)을 개발하였다. 본 프로토타입 개발을 통해 IMA 시스템 제작 시, 공통하드웨어 모듈을 적용하면 기존방식에 비해 시간과 비용을 줄이고 시스템 구성 하드웨어 모듈의 종류를 감소시켜 성능개량 및 정비성 향상에 기여함을 확인하였다. 또한, IMA 소프트웨어에서 제공하는 통합처리 기능을 사용할 경우, 여러 항공전자 소프트웨어 기능을 단일 프로세싱 모듈에서 처리함으로써 필요 하드웨어 수를 감소시키고 시스템 무게, 부피, 전력소모를 감소시킬 수 있음을 확인하였다.