• The Transactions of the Korean Institute of Power Electronics
• /
• v.16 no.6
• /
• pp.577-586
• /
• 2011

This paper describes the development of hardware simulator for the operation analysis of DC microgrid. The hardware simulator consists of several distributed power sources such as a wind power generation, solar power and fuel cell, and two energy storages such as a supercapacitor and battery. The main controller which performs a role of energy management and state monitoring is connected with the local controller in each power source and storage through ethernet-based communication link. The developed hardware simulator can be utilized to analyze the performance DC microgrid with practical manner.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.10
• /
• pp.57-63
• /
• 2014

This paper proposes an architecture of $3^{rd}$ order SDM(Sigma-Delta Modulator) with delayed feed-forward path in order to reduce the power consumption and area. The proposed SDM improve the architecture of conventional $3^{rd}$ order SDM which consists of two integrators. The proposed architecture can increase the coefficient values of first stage doubly by inserting the delayed feed-forward path. Accordingly, compared with the conventional architecture, the capacitor value($C_I$) of first integrator is reduced by half. Thus, because the load capacitance of first integrator became the half of original value, the output current of first op-amp is reduced as 51% and the capacitance area of first integrator is reduced as 48%. Therefore, the proposed method can optimize the power and the area. The proposed architecture in this paper is simulated under conditions which are supply voltage of 1.8V, input signal 1Vpp/1KHz, signal bandwidth of 24KHz and sampling frequency of 2.8224MHz in the 0.18um CMOS process. The simulation results are SNR(Signal to Noise Ratio) of 88.9dB and ENOB(Effective Number of Bits) of 14-bits. The total power consumption of the proposed SDM is $180{\mu}W$.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.11
• /
• pp.107-113
• /
• 2014

A VCO (Voltage Controlled Oscillator) and a divide-by-4 high speed frequency divider are implemented using 65nm CMOS technology for 60GHz wireless communication system. The mm-wave VCO was designed by NMOS cross-coupled LC type using current source. The architecture of the divide-by-4 high speed frequency divider is differential ILFD (Injection Locking Frequency Divider) with varactor to control frequency range. The frequency divider also uses current sources to get good phase noise characteristics. The measured results show that the VCO has 64.36~67.68GHz tuning range and the frequency divider divides the VCO output by 4 exactly. The high output power of 5.47~5.97dBm from the frequency divider is measured. The phase noise of the VCO including the frequency divider are -77.17dBc/Hz at 1MHz and -110.83dBc/Hz at 10MHz offset frequency. The power consumption including VCO is 38.4mW with 1.2V supply voltage.

• Tribology and Lubricants
• /
• v.3 no.2
• /
• pp.15-22
• /
• 1987

윤활유는 일반적으로 윤활기유의 물성을 개량하기 위해 여러종류의 윤활유 첨가제를 포함하고 있는데 이 첨가제는 윤활기유가 가지고 있는 물성을 강화시키기 위해 첨가하는 것과 윤활기유에는 없는 물성을 얻기 위해 첨가하는 두가지로 나눌수 있다. 윤활기유의 산화분해, 열분해, 마찰이나 마모의 감소등을 위해 첨가흔 넉승 전자에 속하는 경우이고 기유 분해분의 침적을 막아주거나 부식을 방지하며 온도에 따른 점도변화를 극소화시키기 위한 첨가제는 후자에 해당한다. 즉 윤활유 첨가제는 윤활기유의 물리적, 화학적 성질을 보완 또는 강화시키므로서 윤활유로서의 소기의 목적을 달성하도록 첨가하는 화학물질을 말한다. 본 보에서는 위에서 열거한 여러종류의 첨가제 중 사용물량이 많아 수입대체 효과가 뚜렷한 6종의 첨가제의 국산화에 대한 연구결과를 간략하게 기술하였으며 앞으로 2회에 걸쳐 나누어 설명코자 한다.

• Applied Microscopy
• /
• v.1 no.1
• /
• pp.35-42
• /
• 1969

가토간장에서 채취(採取)한 간(肝)디스토마 성충(成蟲)의 정소(精巢)와 수정낭(受精囊)을 1.25% glutaraldehyde와 1% 사산화(四酸化) 오스뮴산(酸)으로 냉실(冷室)에서 이중고정(二重固定)하였다. 고정(固定)된 시료(試料)는 양식(樣式)에 따라 탈수(脫水)한 후(後) Epon-812로 포매(包埋)하여 MT-2형(型) Porter Blum microtome으로서 초박절편(超薄切片)을 만들어 수사화연(水酸化鉛)과 초산(醋酸)우라닐로서 이중염색(二重染色)한후 Hitachi HS-7형(型)과 HU-11E형(型)의 전자현미경(電子顯微鏡)으로 관찰(觀察)하였다. 관찰결과 간(肝)디스토마의 정세포(精細胞)는 타원형으로 난형(卵形)의 인(仁)을 포함(包含)한 큰 핵(核)을 갖고 있으며 핵(核)을 둘러싼 비교적소량(比較的小量)의 세포질(細胞質)에는 낭형(囊形)의 조면소포체(粗面小胞體)가 희소(稀少)하게 있으며 유리(遊離)리보좀 및 즐(櫛)을 가진 미토콘드리아, 중심체(中心體), 층판상(層板狀)의 골지체가 있다. 정자(精子)는 긴 원주형(圓柱形)의 핵(核)과 선단(先端)에 첨체(尖體)를 포함(包含)한 두부(頭部)와 중종편(中終片), 미부(尾部)의 말단부(末端部)로 갈수록 점차 가늘어져서 결국(結局) 편모(鞭毛)로 끝난다. 두부(頭部)의 선단부(先端部) 가까이 핵환(核環)이 있으므로 이를 기시점(起始點)으로 직경(直徑) $250{\AA}$ 정도의 $8{\sim}10$개(個)의 미세소관(微細小管)이 축사(軸絲)의 배면(背面) 원형질막(原形質膜) 직내면(直內面)의 외형질(外形質)에 평행(平行)하게 중종편(中終片)까지 신장(伸長)되어 있다. 미토콘드리아는 융합(融合)되어 두부(頭部)의 후반부(後半部) 핵(核)의 복측(腹側)에 평행(平行)하게 축사(軸絲)를 감싸는 원추형(圓錐形)으로 종단면(縱斷面)에서 반점상(班點狀)의 횡문(橫紋)이 관찰(觀察)되었다. 중심체(中心體)에서 기원(起原)된 축사(軸絲)는 중심부(中心部)에 중심섬유(中心纖維)와 중심초 및 이중(二重)의 미세소관(微細小管)이 9개(個) 둘러싸고 있는 구조(構造)를 하고 있다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.53 no.2
• /
• pp.47-52
• /
• 2016

The used digital images in the smart device and small displayer has been a downscaled image. In this paper, the detection of the downscaling image forgery is proposed using the feature vector according to the pixel value's gradients. In the proposed algorithm, AR (Autoregressive) coefficients are computed from pixel value's gradients of the image. These coefficients as the feature vectors are used in the learning of a SVM (Support Vector Machine) classification for the downscaling image forgery detector. On the performance of the proposed algorithm, it is excellent at the downscaling 90% image forgery compare to MFR (Median Filter Residual) scheme that had the same 10-Dim. feature vectors and 686-Dim. SPAM (Subtractive Pixel Adjacency Matrix) scheme. In averaging filtering ($3{\times}3$) and median filtering ($3{\times}3$) images, it has a higher detection ratio. Especially, the measured performances of all items in averaging and median filtering ($3{\times}3$), AUC (Area Under Curve) by the sensitivity and 1-specificity is approached to 1. Thus, it is confirmed that the grade evaluation of the proposed algorithm is 'Excellent (A)'.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.10 no.5
• /
• pp.436-442
• /
• 2005

This paper proposes an estimation algorithm to find the moment of inertia, which is essential to design high performance controller for motor drive system. The algorithm finds the moment of inertia observing the position error signal, which contains an error information of moment of inertia, generated by speed observer. Moreover, the proposed algorithm is easily realized in the observer-based speed detection method. The simulation and experimental results are also presented to confirm the performance of moment of inertia estimation method, which shows that the moment of inertia converges to the actual value within several seconds. The speed control responses and the designed speed controller performance match well.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.2
• /
• pp.46-54
• /
• 2000

Because the installation of the optical cables in rooms is difficult, we can terminate the optical cable at the main enterence and use infrared wireless communications in the room. In this paper, we calculate the impulse response of the infrared wireless communication link and the optical power penalty due to multipath effect up to the third reflections with the source on the sidewall. We can locate the optical sources on the sidewall without problem because of relative large power reflected from the ceiling and sidewalls once. And the optical power penalty due to multipath effect can be neglected at the speed of 2 Mb/s.

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.37 no.5
• /
• pp.48-55
• /
• 2000

Recently due to rapid improvement of integrated circuit design environment, size of IC design is to become large to possible design System on Chip(SoC) that one chip with multi function enclosed. Also cause to this rapid change, consumption market is require to spend smallest time for new product development. In this paper to propose a methodology can design a large size IC for save time and applied to design of MPEG Layer 2 decoder to can use audio receiver in digital broadcast system. The digital broadcast audio decoder in this paper is pointed to save hardware size as optimizing algorithm. MPEG Layer 2 decoder algorithm is include MAC to can have an effect on hardware size. So coefficients are using sign digit expression. It is for hardware optimization. If using this method can design MAC without multiplier. The designed audio decoder is using 14,000 gates hardware size and save 22% (4000 gates) hardware usage than using multiplier. Also can design MPEG Layer 2 decoder usable digital broadcast receiver for short time.

• The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
• /
• v.5 no.2
• /
• pp.67-78
• /
• 1994

1996년부터 유럽연합을 중심으로 전자파내성(Electromagnetic immunity; 흔히 군사규격에서는 전자파감응성(electromagnetic susceptibility)이라 함) 규제가 본격적으로 시작될 전망이다. 이러한 전자 파내성 규제는 우리가 과거 '80년대 초에 경험했던 전자파방출(electromagnetic emission; 흔히 electro- magnetic interference 라고도 표현한다) 규제에 비해 규제주파수가 대폭 확장됨(9KHz - 1GHz .rarw. 50/60 Hz - 40 GHz)은 물론, 규제항목도 크게 늘어나기(2개 항목 .rarw. 11개 항목)때문에 본격 규제가 시작되면 우리 산업체에 큰 피해를 초래할 것으로 우려된다. 특히 "복사 전자기장에 대한 전자파내성 요구사항"은 일부 전자파내성 측정항목을 포함하고 있던 안전규 격 등에서도 다루고 있지 않던 것으로서 우리에게는 매우 생소한 항목이다. 이 항목은 과거 미국의 군사 규격등에서 요구했던 항목인데, 앞으로 각국의 상용규격에도 대폭 추가될 것으로 보인다. 이러한 규제는 우리의 생활환경에서 결코 빼놓고 생각할 수 없는, 동시에 가장 큰 전자파장해원인 의도적 복사로서의 방 송신호 및 각종 무선통신 신호에 대해 전기, 전자기기가 전자파내성을 갖고, 성능저하나 오동작을 유발하 지 않아야 함을 요구하는 것이다. 이러한 항목의 평가를 위해서는 대형 시험환경(EMS chamber)과 표준 전자기장 발생장치(signal genera- tors + high power amplifiers), 그리고 오동작 모니터링 장치(monitorring equipments) 등이 필요하기 때 문에 평가시스템 구성에 막대한 비용이 소요된다. 따라서 시스템 구성에 매우 신중을 기해야 하며, 관련 국제표준화규격을 사전에 철저히 이해하여 관련 시험검사를 위한 투자계획을 수립하는 것이 바람직하다. 본 고에서는 복사 전자기장에 대한 대표적인 국제표준화규격을 소개하고, 나아가서 그러한 항목의 평가 시스템의 설계 및 구현에 대해서 설명할 것이다.