• Proceedings of the Korean Vacuum Society Conference
• /
• 1998.02a
• /
• pp.62-62
• /
• 1998

다이아몬드상 카본은 경도, 열전도 둥이 다이아몬드와 비슷하면서도 박막 성장이 쉬워 다른 재료의 표면보호용 코탱막으로 웅용되고 있다. 최근에 다이아몬드상 카본 박막의 이러한 특성은 전계방출 음극 소자가 이온 충돌, 온도 상승에 의해 마모되는 것을 방지 하는데도 용용되고 있다. 이러한 보호막 기능뿐만 다이아몬드상 카본 박막용 편평한 기 판에 성장시켜 평판 전계방출 음극으로 이용하는 것도 시도되고 었다. 본 연구에서는 이 온빔 스퍼트링 방법으로 다이아몬드상 카본 박막을 성장시켰다. 합성하기 전 챔버의 기 본 압력은 3.2 X 10-7 Torr이었다. 기판으로는 타이타니움 평판, n-타엽의 실리콘 평판, I ITO가 코탱된 유리 평판올 사용하였으며, 중착 전에 기판올 400 V, 15 mA의 알곤 이온 으로 1분간 스퍼트링하여 불순물 막을 제거하였다. 박막 합성시에는 챔버 압력이 3.5 x 1 10-4 To$\pi$가 될 때까지 알곤을 채우고 알곤빔 전류는 30 mA에 고정시키고 빔 에너지를 각각 750, 1000, 1250 eV로 바꾸면서 타켓올 스퍼트랭하였다. 질소를 다이아몬드상 카본 박막애 첨가하면 n-타업 불순물 주입 효과가 있게된다. 질소가 첨가된 박막을 만들기 위 해서는 별도의 이온 총올 사용하여 탄소 타켓 스퍼트령과 동시에 기판에 질소 이온을 입 사시켰다. 만들어진 시료로부터 3 X 10-7 To$\pi$ 진공에서 전류-전압 특성올 조사하였다. 양극으로는 면평한 금속판올 음극 위 150 11m 높이에 셜치하였다. 박막의 물성은 전자 현미경, 오제 전자분광 둥으로 조사하였다. 다이아몬드상 카본 박막을 다른 종류의 편명 한 기판에 합성 조건올 바꾸면서 성장시켜 박악의 특성파 기판이 전계방출에 미치는 영 향을 조사하였다. 합성된 다이아몬드상 카본필름의 전자방출 특성은 기판의 종류와 필름 의 구조 및 필름의 두께에 따라 크게 변화하였다. 이러한 전자방출 거동으로부터 전계 방출 메커니즘을 제시하고자 하였다. 또한, 다이아몬드상 카본 박막으로부터의 전계방출 은 전기장올 인가하는 방법에도 영향을 받는다. 따라서, 본 연구에서는 전기장올 순환 인 가하면서 전계방출 전후의 박막 특성 변화를 조사하여 전계방출 메커니즘올 연구하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.322-322
• /
• 2013

최근 전자제품들의 소형화, 경량화, 다기능화가 활발히 진행됨에 따라, 고성능의 고출력용 인쇄회로기판(PCB)의 개발이 요구되고 있다. PCB는 전자제품의 각 부품을 전기적으로 연결하는 통로로서 전자제품의 소형화, 다기능화에 따라 고집적화가 요구되고 있다. 하지만 모든 전자장비의 고장의 85% 정도가 발열에 의한 것으로, PCB의 고집적화에 따른 발열문제가 매우 중요한 이슈가 되고 있다. 최근에는 이러한 문제점을 해결하기 위해 PCB의 방열층으로 양극 산화막을 금속 기판 위에 형성하고 이 절연층 위에 금속층을 회로로서 형성하는 방열 PCB 기판에 대한 연구가 활발히 진행되고 있다. 최근까지, 금속층 회로 형성을 위해 무전해 Ni 도금에 대한 연구가 활발히 이루어져 왔다. 하지만 주로 화학적, 전기화학적 관점에서 많은 연구자들에 의해 조사 연구되어 왔다. 본 실험에서는 anodized Al 절연층 위의 회로전극 부분으로 스크린 방법으로 Ag paste를 패턴 인쇄한 뒤, 무전해도금 방식으로 저렴한 Ni 전면 회로전극을 형성하여 전기전도도를 높이고, 저항을 낮출 수 있는 회로로서 기판의 손상을 최소화하고 선택적으로 Ag 패턴에만 Ni 전극회로를 형성시키는 것을 목표로 연구하였다. Ni-B 무전해 도금시 도금조의 온도는 $65^{\circ}C$, 무전해 도금액의 pH는 ~7 (중성)로 유지하였다. Al2O3 기판을 이용한 Ag Paste 패턴 위에 증착된 Ni-B 박막의 특성을 분석하기 위해 X-ray diffraction (XRD), AFM (Atomic Force Microscopy), SEM (Scanning Electron Microscope), XPS (X-ray Photoelectron Spectroscopy)을 이용하여 Ni-B 박막의 특성을 분석하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.251-252
• /
• 2009

전류에 의한 자속변화를 검출하는 로고스키코일은 자성체를 코어로 이용하는 종전의 변류기 (Current Transformer) 와는 달리 공심이거나 비자성재료를 사용하기 때문에 자기적으로 포화되지 않으므로 일반적으로 디지털 적산 전력량계의 전류센서로 활용되고 있다. 본 연구는 저온소성 다층 세라믹 기판상에 로고스키코일을 적용한 전자식 전력량계의 정밀 전류측정용 센서 개발에 관한 것이며. 3차원 전자기장 해석 프로그램인 MWS를 하여 기판의 소재와 코일의 패턴의 크기 등을 달리하여 그 특성을 알아보고 실제 구현된 센서의 측정된 값과 비교해 보았다.

• Electrical & Electronic Materials
• /
• v.9 no.6
• /
• pp.626-631
• /
• 1996

현재 선진국에서는 전자기기에서 복사되는 전자파 및 이에 노출되었을 때의 내성에 대해서 동시에 규제하고 있다. 따라서 전자기기에서 사용하는 신호의 주파수가 점점 높아지고 회로가 집적화되므로 회로설계에 포함되지 않는 기생 소자의 영향도 연구되어져야 한다. 그러므로 이러한 조건을 모두 고려하여 초고주파 회로를 완전하게 설계제작할 수 있다면 이는 이상적인 기술이라 할 수 있을 것이다. 이것을 이루려면 많은 시간 동안의 연구와 분석을 통해 최종 생산물이 되기까지 대단한 노력이 요구된다. 본문에서는 초고주파 인쇄 회로 기판을 설계할 때 고려해야 할 점, 즉, 유전율 및 유전체의 두께, 소자 실장, 접지면 부착 및 회로의 패키지화에 관해서 소개하고자 한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.270-270
• /
• 2007

전자 산업의 발달로 인해 전자기기에 소형화, 경량화 및 다기능화가 요구되면서 민쇄회로기판(PCB)에도 고밀도화, 고집적회가 필요하게 되었다. 이에 따라 embedded passive 기술을 이용하여 기판 내부에 가능한 많은 수동소자들을 실장시키려는 노력이 진행되어지고 있다. 가장 수요가 많은 capacitor의 경우 부피와 전기적 특성 측면에서 내장 효과가 가장 큰 passive 소자에 해당한다. 본 연구에서는 내장형 capacitor의 유전재료로서 중요한 $BaTiO_3$ powder를 filler로 사용하여 epoxy/BT 복합체에서 filler의 분율에 따른 유전상수률 측정하고, filler의 열처리에 따른 유전상수의 변화를 관찰하였다. 그러고 이들 복합체의 mixing rule과 미세구조 관찰을 통하여 기판용 RCC 소재로서의 적용성을 평가하고자 하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.92-92
• /
• 2009

본 논문에서는 strained Silicon-on-Insulator (sSOI) 기판에 제작된 triple-gate MOSFETs 의 이동도와 단채널 효과에 대하여 분석 하였다. Strained 실리콘에 제작된 소자는 전류의 방향이 <110> 밤항일 경우 전자의 이동도는 증가하나 정공의 이동도는 오히려 감소하는 문제점이 있다. 이를 극복하기 위하여 소자에서 전류의 방향이 <110>방향에서 45 도 회전된 <100> 방향으로 흐르게 제작하였다. Strain이 가해지지 않은 기판에 제작된 동일한 구조의 소자와 비교하여 sSOI 에 제작된 소자에서 전자의 이동도는 약 40% 정공의 이동도는 약 50% 증가하였다. 채널 길이가 100 nm 내외로 감소함에 따라 나타나는 drain induced barrier lowering (DIBL) 현상, subthreshold slope (SS)의 증가 현상에서 sSOI에 제작된 소자가 상대적으로 우수한 특성을 보였으며 off-current leakage ($I_{off}$) 특성도 sSOI기판이 더 우수한 특성을 보였다.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.45 no.8
• /
• pp.41-46
• /
• 2008

This paper conducts the research on the variation in the characteristics of the resonance and impedance of the metallic parallel plates due to the replacement of the normal dielectric substrate by the metamaterial. The ENG(${\epsilon}<0$), MNG(${\mu}<0}$) and DNG(${\epsilon},{\mu}<0$) types of metamaterial as well as the DPS(Double Positive) material are taken into consideration a full-wave modal analysis method known for accurate computation, as the SRR-kind of Lorentz model for permittivity and metal wire-periodic array-kind of Drude model for permeability, and the behaviors of parallel plates' resonance mode and impedance are observed. Based upon the observation, the design guidelines for the substrate can be addressed regrading how to suppress the parallel plates' spurious resonance modes that degrade the quality of the electronic equipment.

• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.3
• /
• pp.57-62
• /
• 2012

In this paper, numerical analysis by finite element method, parameter design by the Taguchi method and ANOVA method were used to analyze about effect of design deviations and thickness variations on warpage of FCCSP substrate. Based on the computed results, it was known that core material in substrate was the most determining deviation for reducing warpage. Solder resist, prepreg and circuit layer were insignificant effect on warpage relatively. But these results meant not thickness effect was little importance but mechanical properties of core material were very effective. Warpage decreased as Solder resist and circuit layer thickness decreased but effect of prepreg thickness was conversely. Also, these results showed substrate warpage would be increased to maximum 40% as thickness deviation combination. It meant warpage was affected by thickness tolerance under manufacturing process even if it were met quality requirements. Threfore, it was strongly recommended that substrate thickness deviation should be optimized and controlled precisely to reduce warpage in manufacturing process.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.210-210
• /
• 2007

RF circuit을 구현하는데 있어서 기판의 전기적 특성을 정확하게 아는 것은 매우 중요하다. 왜냐하면 초고주파로 갈수록 기판의 전기적인 특성이 circuit에 많은 영향을 미치고 이러한 영향을 고려한 circuit를 설계해야 원하는 결과를 얻을 수 있기 때문이다. 본 연구에서는 현재 사용되고 있는 PI 기판의 전기적인 특성인 유효 유전율과 loss tangent 값을 캐패시터를 이용해 정확하게 측정하고자 했다. 캐패시터의 conductor material은 Cu를 사용하였고 PI 기판의 투께는 25um 를 이용하였다. PI 기판의 유효 유전율은 캐패시터 측정에 의한 data률 EM simulation tool 을 통해 분석한 후 간단한 수식에 의해 구했다. 또한 PI 기판의 loss tangent 값을 구하기 위해 캐패시터의 dissipation factor를 분석하였다. 캐패시터의 dissipation factor는 dielectric loss, AC 저항에 의한 loss, DC 저항에 의한 loss를 포함한다, DC 저항에 의한 loss는 dissipation factor에 차지하는 비율이 낮기 때문에 생략이 가능하다. 하지만 AC 저항에 의한 loss는 주파수에 비례하여 값이 커지게 된다. 따라서 주파수가 올라 갈수록 dissipation factor도 상승하게 되는데 주파수의 전 대역에서 AC 저항에 의한 loss를 보정해주면 dielectric loss를 얻을 수 있다. 추출된 dielectric loss를 통해 PI 기판의 loss tangent 값을 구하였다. 캐패시터를 이용한 PI 기판의 전기적 특성 추출은 간단한 구조를 통해 얻을 수 있기 때문에 다른 재료의 기판의 전기적 특성을 추출하는데도 이용이 용이하다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.238-238
• /
• 2010

최근 전자산업의 발전은 형상 면에서 경박 단소화로 급속하게 진행되고 있으며, 전자소자 내부에서의 배선재료로 사용되고 있는 알루미늄(Al) 박막의 두께 역시 얇아지고 있다. 두께가 20 nm 이하로 작은 극박막 범위에서 박막의 두께 증가에 따라 전기가 잘 흐르기 시작하는 박막의 최소두께로 정의 되는 유착두께를 실시간으로 측정하는 방법을 구현하고 임의의 금속박막과 기판의 조합에 있어서 각각의 재료에 대한 유착두께를 제공함으로써 향후 미세전자소자의 제작시 배선 재료의 선택에 대한 기초자료를 축적할 수 있다. 또한 금속박막의 증착공정 직전에 기판을 표면처리 하여 기판을 활성화시킬 때 표면처리가 박막의 유착두께에 미치는 영향에 대해 박막의 미세구조 변화 관점에서 연구함으로써 여러 가지 금속박막에 대한 유착두께를 줄일 수 있는 방법을 도출 할 수 있다. 본 연구에서는 유리 기판 위에 사진 식각 공정으로 패턴을 형성하고 패턴이 형성된 유리 기판은 스퍼터에 연결된 4 point probe에 구리 도선으로 연결한 후 DC 마그네트론 스퍼터법으로 Al을 증착하면서 실시간으로 시간에 따른 전기저항을 측정을 하였다. 이때 스퍼터 내부 진공도는 $4.6\;{\times}\;10^{-5}\;torr$ 까지 낮춰준 후 Al을 증착 할 때 진공도는 $1.1\;{\times}\;10^{-2}\;torr$로 맞춰주고 Ar 가스를 20 sccm 넣어준다. 1초 간격으로 전기저항을 측정한 결과 25초대에 전기저항이 급격히 감소하였으며 이때 Al 박막의 두께는 $120{\AA}$ 이고 이 두께에서부터 전류의 흐름이 좋은 것을 알 수 있다. 박막 두께에 따른 특성을 알기위해 UV 영역의 빛을 사용하는 광전자 분광기(Photoelectron Spectrometer)를 이용해 일함수를 측정하였다. Al 의 일반적인 일함수는 4.28 eV 이며, 두께가 $120{\AA}$일 때의 일함수는 4.2 eV로 거의 비슷한 값을 얻었다. 전류가 잘 흐르기 전인 12초대에서 두께가 $60{\AA}$일 때 일함수는 4.00 eV 이고 전류가 흐르기 시작한 후 50초대에서 Al 박막 두께가 $200{\AA}$ 일 때 일함수는 4.28 eV 로 일반적인 Al의 일함수와 같은 값을 얻을 수 있었다. 광전자 분광기술은 전자소자에서 중요한 전자의 성능예측에 도움을 줄 수 있으며 물질의 표면에서 더욱 다양한 정보를 얻을 수 있다. 또한 실시간 전기저항 측정을 통한 금속박막의 전기전도 특성과 미세구조에 대한 기초 자료를 제공함으로써 신기술 발전에 공헌할 것이다.