• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.217-217
• /
• 2010

유기물/무기물 나노 복합재료는 고온과 저전력에서 동작해야하는 차세대 전자 소자와 광소자 제작에 대단히 유용한 소재이다. 간단하고 저렴한 제조 방법과 휘어짐이 가능한 특성을 이용하여 유기물/무기물 나노 복합재료를 사용한 비휘발성 메모리 소자의 제작과 메모리 특성에 대한 연구가 수행되었으나, SnO2 나노 입자가 삽입된 고분자 박막을 기반으로 제작한 저항 구조의 비휘발성 메모리 소자인 유기 쌍안정성 소자에 대한 연구는 상대적으로 미흡하다. 본 연구에서는 poly(methyl methacrylate) (PMMA) 박막 안에 분산된 SnO2 나노 입자를 사용하여 제작한 유기 쌍안정성 소자의 메모리 특성을 관찰하였다. 소자를 제작하기 위해 나노 입자의 전구체인 Tin 2-ethylhexanoate을 dibutyl ether에 용해시킨 후, 화학적 방법을 사용하여 용매 안에서 SnO2 나노 입자를 합성하였다. 합성한 SnO2 나노 입자와 PMMA를 클로로벤젠에 용해하여 고분자 용액을 제작하였다. 전극인 indium-tin-oxide가 증착된 유리 기판 위에 제작한 고분자 용액을 스핀 코팅하고, 열을 가해 용매를 제거하여 SnO2 나노 입자가 분산되어 있는 PMMA 나노복합체를 형성하였다. 그 위에 Al 전극을 증착하여 유기 쌍안정성 소자를 완성하였다. 제작된 소자에 전압을 인가하여 전류를 측정한 결과 유기 쌍안정성 소자에서는 동일 전압에서 높은 전류 (ON 상태)와 낮은 전류 (OFF 상태)가 흐르는 쌍안정성 특성을 나타냈다. 그러나 SnO2 나노 입자가 없는 PMMA 박막으로 형성된 소자에서는 전류-전압 측정에서 쌍안정성 특성이 나타나지 않았다. 따라서 PMMA 박막 안에 삽입된 SnO2 나노 입자가 유기 쌍안정성 소자의 메모리 효과를 나타내는 원인임을 알 수 있었다. 전류-시간 측정 결과는 소자의 ON 상태 및 OFF 상태 전류가 시간에 따른 큰 변화 없이 1000 사이클 이상 지속적으로 유지 하고 있음을 보여 줌으로써 유기 쌍안정성 소자를 장시간 사용할 수 있음을 확인시켜 주었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.285-285
• /
• 2011

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력의 증가 등이 문제되고 있다. 대표적인 휘발성 메모리인 dynammic random access memory (DRAM)의 경우, 소자의 집적화가 진행됨에 따라 저장되는 정보의 양을 유지하기 위해 캐패시터영역의 복잡한 공정을 요구하게 된다. 하나의 캐패시터와 하나의 트랜지스터로 이루어진 기존의 DRAM과 달리, single transistor (1T) DRAM은 silicon-on-insulator (SOI) 기술을 기반으로 하여, 하나의 트랜지스터로 DRAM 동작을 구현한다. 이러한 구조적인 이점 이외에도, 우수한 전기적 절연 특성과 기생 정전용량 및 소비 전력의 감소 등의 장점을 가지고 있다. 또한 strained-Si 층을 적용한 strained-Silicon-On-Insulator (sSOI) 기술을 이용하여, 전기적 특성 및 메모리 특성의 향상을 기대 할 수 있다. 본 연구에서는 sSOI 기판위에 1T-DRAM을 구현하였으며, impact ionization과 gate induced-drain-leakage (GIDL) 전류에 의한 메모리 구동 방법을 통해 sSOI 1T-DRAM의 메모리 특성을 평가하였다. 그 결과 strain 효과에 의한 전기적 특성의 향상을 확인하였으며, GIDL 전류를 이용한 메모리 구동 방법을 사용했을 경우 낮은 소비 전력과 개선된 메모리 윈도우를 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.378-378
• /
• 2012

나노복합체를 이용하여 제작한 유기 쌍안정성 형태의 비휘발성 메모리 소자는 간단한 공정과 플렉서블 기기에 응용 가능성 때문에 많은 연구가 진행되고 있다. 나노복합체를 사용하여 제작한 비휘발성 메모리 소자의 전기적 성질에 대한 연구는 많이 진행되었으나, poly (methyl methacrylate) (PMMA) 고분자 박막 내부에 분산된 $SnO_2$ 나노입자를 이용하여 제작한 유기 쌍안정성 소자에서 기억 특성의 안정성에 대한 연구는 상대적으로 미흡하다. 본 연구에서는 PMMA 박막층 내부에 분산된 $SnO_2$ 나노입자를 사용한 메모리 소자를 제작하여 전기적 특성 및 안정성에 대하여 관찰하였다. $SnO_2$ 나노입자를 PMMA와 용매인 클로로벤젠에 용해한 후에 초음파 교반기를 사용하여 두 물질을 고르게 섞었다. 전극이 되는 indium-tin-oxide 가 성장된 유리 기판 위에 $SnO_2$ 나노입자와 PMMA가 섞인 용액을 스핀 코팅한 후, 열을 가해 용매를 제거하여 SnO2 나노입자가 PMMA에 분산되어 있는 유기 쌍안정성 형태의 나노복합체 박막을 형성하였다. 형성된 나노복합체 박막 위에 상부 전극으로 Al을 열증착하여 비휘발성 메모리 소자를 제작하였다. 제작된 소자의 전류-전압 측정 결과는 메모리 특성을 나타내는 ON과 OFF의 두 가지 상태가 존재하고 ON/OFF 전류 비율은 20이었다. $SnO_2$ 나노입자를 포함하지 않은 소자와 비교를 통해 $SnO_2$ 나노입자가 비휘발성 메모리 소자에서의 전하 저장 영역으로 하는 역할을 확인하였다. 전류-시간 측정 결과 소자의 ON/OFF 전류 비율이 시간에 따라 큰 변화 없이 1,000회 이상 지속적으로 유지함을 관찰함으로써 소자의 안정성을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.229-229
• /
• 2011

부유 게이트 Floating gate (FG) 플래시 메모리 소자의 단점을 개선하기 위해 전하 포획 층에 전하를 저장하는 전하 포획 플래시 메모리 Charge trap flash (CTF)소자에 대한 연구가 활발히 진행되고 있다. CTF소자는 FG플래시 메모리 소자에 비해 비례축소가 용이하고 긴 retention time을 가지며, 낮은 구동 전압을 사용하는 장점을 가지고 있다. CTF 소자에서 비례축소에 따라 단채널 효과와 펀치-쓰루 현상이 증가하는 문제점이 있다.본 연구에서는 CTF 단채널 효과와 펀치-쓰루 현상을 감소시키기 위한 방법으로 silicon-on-insulator (SOI) 기판을 사용하였으며 SOI기판에서 절연층의 깊이에 따른 전기적 특성을 고찰하였다. silicon-oxide-nitride-oxide-silicon(SONOS) 구조를 가진 CTF 메모리 소자를 사용하여 절연층의 깊이 변화에 따른 subthreshold swing특성, 쓰기-지우기 동작 특성을 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 조사하였다. 소스와 드레인의 junction depth는 20 nm 사용하였고, 절연층의 깊이는 5 nm~25 nm까지 변화하면서 절연층의 깊이가 20 nm이하인 fully depletion 소자에 비해, 절연층의 깊이가 25 nm인 소자는 partially depletion으로 인해서 드레인 전류 레벨이 낮아지고 subthreshold swing값이 증가하는 현상이 나타났다. 절연층의 깊이가 너무 얕을 경우, 채널 형성의 어려움으로 인해 subthreshold swing과 드레인 전류 레벨의 전기적성질이 SOI기판을 사용하지 않았을 경우보다 떨어지는 경향을 보였다. 절연층의 깊이가 17.5 nm인 경우, CTF소자의 subthreshold swing과 드레인 전류 레벨이 가장 좋은 특성을 보였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.55-55
• /
• 2010

상변화 메모리용 셀은 전류 구동형으로써 셀에 전류를 인가하였을 때 저항이 높은 상태(비정질상)과 저항이 낮은 상태(결정질상)의 두가지 특성을 갖는다. 저항이 높은 상태에서 전류나 전압을 인가하면 높은 저항을 보이다가 일정 값(threshold voltage) 이상에서 낮은 저항을 갖는 현상을 보인다. 이때 상변화물질의 종류 혹은 셀의 사이즈에 따라 threshold voltage의 차이가 나타나는데 이 값을 줄임으로서 상변화 메모리의 구동 전류의 감소에 기여할 수 있다. 본 연구에서는 스퍼터링 방법을 이용해 박막형식의 셀을 제작하여 전기적 특성을 관찰하였다. 셀은 Si 기판 위에 radio frequency power supply 와 direct current power supply를 사용해 하부전극과 상변화층, 그리고 상부전극의 순으로 증착하여 제작하였다. 상변화층은 $Ge_2Sb_2Te_5$를 사용하였고 제작된 셀은 scanning electon microscope(SEM)를 이용하여 표면의 상태를 확인하였고 Keithley 4200scs를 이용하여 인가된 전류 혹은 전압에 따른 특성변화를 측정하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.179-179
• /
• 2003

현재 차세대 메모리로 연구되고 있는 것 중 가장 각광 받는 것은 PRAM 이다. MRAM의 경우 복잡한 공정 때문에 상용화에 많은 어려움이 따르는데 반해 PRAM은 DRAM과 유사한 구조를 가지고 있기 때문에 기존 DRAM의 공정라인을 사용할 수 있다는 장점을 가지고 있다. 하지만 PRAM은 높은 작동전류가 필요하다는 단점을 가지고 있다. 따라서 PRAM이 상용화 되기 위해서는 2mA 이하의 작동전류에서 상변환이 일어나야 한다. 여기서 말하는 상변환이란 결정질 상태를 비정질 상태로 변환 시키는 것을 의미한다. 본 연구에서는 우선 8F$^2$ 크기(F=0.15$\mu\textrm{m}$)의 DRAM 단위소자 메모리 구조를 이용하여 lT/lRPCRAM 모델을 구축하였다. 구축된 모델을 이용하여 요구되는 작동전류(2mA이하)에서의 PRAM의 온도 분포를 시뮬레이션을 통하여 예측하였다. 또한 단위소자를 구성하는 재료의 물성 변화가 소자 내부의 온도 분포에 미치는 영향을 분석하였다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1357-1358
• /
• 2007

본 연구에서는 상변화 메모리 소자의 상변화 재료의 두께에 따른 열전달 현상과 지우기 전류의 변화량을 3차원 유한요소 해석 도구를 이용하여 해석하였다. 상변화 메모리의 하부전극과 상변화 소자의 접촉 부분에서 발생한 주울열은 상변화재료를 통해 상부전극 텅스텐으로 전달되어 외부로 빠져나간다. 상변화 재료 박막의 두께가 $200[{\AA}]$인 경우는 상부전극을 통해 빠져나가는 열이 커지게 되어 상전이를 일으키는 지우기 전류가 크게 증가하는 특성을 보인다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.300.1-300.1
• /
• 2014

유기물 박막에 나노입자가 분포되어 있는 나노복합체를 이용한 전자 소자는 낮은 소비 전력, 낮은 공정 가격, 그리고 높은 기계적 휘어짐이 가능하기에 차세대 전자 소자로 많은 연구가 진행되고 있다. 친환경 소자를 지향하는 현대 기술에서 환경 친화적 코어-쉘 구조의 나노입자를 이용한 나노복합체는 차세대 전자 소자 중 비휘발성 메모리 소자 연구에서 뛰어난 소자 성능을 보여주고 있어 큰 관심을 받고 있으나 코어-쉘 나노입자를 이용한 비휘발성 메모리 소자의 쉘의 유무에 따른 전도도 특성 및 전하수송 메커니즘 연구는 아직 미미한 실정이다. 본 연구에서는, indium-tin-oxide가 코팅된 polyethylene terephthalate 기판 위에 CuInS2 (CIS)-ZnS 친환경 코어-쉘 나노입자가 poly (methylmethacrylate) (PMMA) 안에 분산된 박막을 이용한 비휘발성 메모리 소자를 제작하여 ZnS 쉘이 전기적 전도도에 미치는 영향을 관찰 하였다. CIS-ZnS 코어-쉘 나노입자에서 ZnS 쉘이 없어도 메모리 소자의 전류-전압 특성에서는 높은 전도도 (ON)와 낮은 전도도 (OFF) 상태가 존재하는 전류 쌍안정성 동작을 보이지만, ZnS 쉘의 유무에 따라 ON/OFF 비율 차이를 보여 전도도 특성이 다름을 관측 하였다. 반복된 전계적 스트레스에 의한 전도도 상태 유지 능력 측정을 수행하여 ZnS 쉘의 유무에 따른 소자의 전도도 안정성 능력을 관측하였다. 측정된 전기적 특성을 기반으로 PMMA 박막 안에 분산된 CIS-ZnS 코어-쉘 나노입자를 이용한 비휘발성 메모리 소자에서 ZnS 쉘의 따른 전도도 특성 및 전하수송 메커니즘 특성을 설명하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.228-228
• /
• 2011

낮은 공정비용과 높은 집적도를 가지는 플래시 메모리 소자에 대한 휴대용기기에 응용가능성때문에 연구가 필요하다. 플래시 메모리 중에서도 질화막에 전하를 저장하는 전하 포획 플래시 메모리 소자는 기존의 부유 게이트 플래시 메모리 소자에 비해 공정의 단순하고 비례축소에 용이하며 인접 셀 간의 간섭에 강하다는 장점으로 많은 관심을 갖게 되었다. 소자의 크기가 작아짐에 따라 전하 포획 플래시 메모리 소자 역시 인접 셀 간의 간섭현상과 단채널 효과가 문제를 해결할 필요가 있다. 본 연구에서는 인접 셀 간의 간섭을 최소화 시키기 위하여 metal-oxide-nitride-oxide-silicon (MONOS) 플래시 메모리 소자에 bit-line 방향으로 금속 공간층을 삽입할 구조를 사용하였으며 금속 공간층의 깊이에 따른 전기적 성질을 비교하였다. 게이트 길이는 30 nm, 금속 공간층의 깊이를 채널 표면에서부터 4 nm~12 nm까지 변화하면서 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 전기적 특성을 계산하였다. 금속 공간층의 깊이가 채널표면에 가까워 질수록 fringing field가 증가하여 드레인 전류가 증가하였고, 금속 공간층의 전기적 차폐로 인해 인접 셀의 간섭현상도 감소하였다. 금속 공간층이 표면에 가까이 위치할수록 전하 저장층을 감싸는 면적이 증가하여 coupling ratio가 높아지기 때문에 subthreshold swing 특성이 향상되었으나, 금속 누설전류가 증가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.213.2-213.2
• /
• 2015

모바일 기기의 성장세로 인해 낸드 플래시 메모리에 대한 수요가 급격히 증가하면서 높은 집적도의 소자에 대한 요구가 커지고 있다. 그러나 기존의 MOSFET 구조의 소자는 비례 축소에 의한 게이트 누설 전류, 셀간 간섭, 단 채널 효과 같은 여러 어려움에 직면해 있다. 특히 트윈 실리콘 나노 와이어 전계 효과 트랜지스터 (TSNWFETs)는 소자의 크기를 줄이기 쉬우며 게이트 비례 축소가 용이하여 차세대 메모리 소자로 각광받고 있다. 그러나 TSNWFETs의 공정 방법과 실험적인 전기적 특성에 대한 연구는 많이 이루어 졌지만, TSNWFETs의 전기적 특성에 대한 이론적인 연구는 많이 진행되지 않았다. 본 연구는 직경의 크기가 다른 나노 와이어를 사용한 TSNWFETs의 전기적 특성에 대해 이론적으로 계산하였다. TSNWFETs과 실리콘 나노 와이어를 사용하지 않은 전계 효과 트랜지스터(FET)를 3차원 시뮬레이션 툴을 이용하여 계산하였다. TSNWFETs와 FETs의 드레인 전류와 문턱전압 이하 기울기, 드레인에 유기된 장벽의 감소 값, 게이트에 유기된 드레인 누설 전류 값을 이용하여 전류-전압 특성을 계산하였다. 이론적인 결과를 분석하여 TSNWFETs의 스위칭 특성과 단 채널 효과를 최소화하는 특성 및 전류 밀도를 볼 수 있었으며, 나노 와이어의 직경이 감소하면 증가하는 드레인에 유기된 장벽의 감소를 볼 수 있었다.