• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.766-768
• /
• 2005

컴퓨팅 환경이 무선과 휴대용 시스템으로 변화하면서, 전력효율이 점점 중요해지고 있다. 특히 내장형 시스템일 경우에 더욱 그러한데 이중 메모리에서 소모되는 전력이 전체 전력소모의 두 번째 큰 요소가 되고 있다. 메모리 시스템에서의 전력소모를 줄이기 위해서 DRAM의 저전력 모드인 냅모드(nap mode)를 활용할 수 있다. 냅모드는 액티브 모드(active mode)일 때의 $28\%$의 전력만을 소모한다. 하지만 하드웨어 컨트롤러는 운영체제가 협조하지 않으면 이 기능을 효율적으로 활용하지 못한다. 이 논문에서는 DRAM의 액티브 유닛(active unit)의 수를 최소화하는 방법에 초점을 맞춘다. 운영체제는 참조되지 않는 메모리를 냅모드에 놓음으로써 최소한의 유닛들만을 액티브 모드에 놓아 프로그램이 수행될 수 있도록 피지컬(physical) 페이지들을 할당한다. 이것은 PAVM(Power Aware Virtual Memory) 연구의 일반화된 시스템 전반에 대한 연구라고 할 수 있다. 우리는 모든 피지컬 메모리를 고려하고 있으며, 특히 평균적으로 전체 메모리의 절반을 사용하는 버퍼 캐시를 고려하고 있다. 버퍼 캐시의 용량과 그 중요성 때문에 PAVM 방식은 버퍼 캐시를 고려하지 않고는 완전한 해법이 되지 못한다. 이 논문에서 우리는 메모리의 사용처를 분석하고 저전력 페이지 할당 정책을 제안한다. 특히 프로세스의 주소공간에 매핑(mapping)된 페이지들과 버퍼 캐시가 고려된다. 이 두 종류의 페이지들간의 상호작용과 그 관계를 분석하고 저전력을 위해 이러한 관계를 이용한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.1
• /
• pp.148-155
• /
• 2006

Portable embedded systems which mainly handle multimedia applications involve the problem that frequent accesses to fetch data from memory make running time increased. To cope with the problem, embedded processors have adopted data prefetching schemes. From a power point of view, which is a main performance indicator of embedded systems, this paper analyzed to investigate how data prefetching schemes influence on system's performance. To solve the problem, we proposed a power-consumption analysis model of a memory system with data prefetching scheme and measured the power dissipated during running application programs. As a result data prefetching schemes have application program's running time reduced but have system's power increased. Also we proposed a performance analysis model considering execution time and power consumption for embedded system with data prefetching schemes.

• Journal of Convergence Society for SMB
• /
• v.1 no.1
• /
• pp.55-65
• /
• 2011

Due to the rapid advance of IT technologies such as mobile communication, sensor network, wearable computer, and so on, the needs of embedded software has increased. In those domain areas, the development of low-power embedded software is one of critical issues to enhance servicability of the system because almost embedded system depends on battery-based power supply system. Therefore this paper identifies the factors that can reduce the power consumption in embedded software operation, and proposes the method that how to handle the factors in software development process. Even though the existing and general studies about power reduction has been performed with code-based analysis, this analysis approach can lead reworks when the requirement for power consumption was not met. Our proposed techniques will support the power reduction in embedded software development process whenever the code was not developed. Our proposed process for lop-power embedded software development can gives the high quality in power-related serviceability.

• Journal of Broadcast Engineering
• /
• v.10 no.2
• /
• pp.174-181
• /
• 2005

In this paper, we proposed new fast scattered pilot synchronization techniques to reduce the burst synchronization time for the DVB-H receiving system with robustness. DVB-H terminals employ a TDM system called 'Time-Slicing' to reduce power consumption. In order to fully exploit the potential power reduction, the synchronization time for the DVB-H receiver must be very short. A typical DVB-T system uses the TPS Synchronization to determine the position of scattered pilots which are used for channel estimation, and it takes 68 OFDM symbol time. In this paper, several new fast scattered pilot synchronization techniques are proposed.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.261-266
• /
• 2007

내장형 시스템에 보다 강력한 성능이 요구됨에 따라 내장형 마이크로 프로세서는 보다 깊은 파이프라인을 채택하고 있다. 따라서, 내장형 마이크로 프로세서는 보다 정확한 분기 예측기를 필요로 하고 있다. 이러한 상황에서 분기 예특기의 구조, 성능 및 전력 소모와 전체 시스템의 전력 소모 사이의 trade-off를 분석하는 것은 매우 중요하다. 내장형 환경에서 시스템의 전력 소모는 설계 시 매우 중요하게 고려되어야 한다. 특히 내장형 시스템의 요구사항은 동작할 응용 프로그램에 의하여 규정되고, 전력 소모도 응용프로그램의 구조와 강하게 연관되어 있다. 본 논문의 목표는 내장형 환경에서 성능-전력 공간에서 분기 예측기를 분석하는 기법을 제시하는 것에 있다. 이를 통하여, 분기 예측기 테이블의 성능-전력을 고려한 최적화된 크기를 찾을 수 있다. 이러한 목표는 수학적 모델링을 통한 정량적 예측의 수행 및 시뮬레이션 결과와의 비교를 통한 수학적 모델링의 검증의 과정을 통하여 이루어진다. 결과는 우리의 수학적 모델이 성능-전력 공간에서 분기 예측기 테이블의 최적화된 크기 결정의 해법을 제공하고 있음을 보여주고 있다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.32 no.3A
• /
• pp.221-229
• /
• 2007

In this paper, we propose and analyze the optimized sleep mode for a mobile node (MN) in IEEE 802.16e wireless metropolitan area networks. Because a MN in a sleep mode specified in 802.16e specification should maintain state information with the base station currently attached, it must renew sleep state with a new base station after handover which leads to unnecessary waste of battery power. Noting that the mobility pattern of a MN is independent of call arrival patterns, we propose an optimized sleep mode to eliminate unnecessary standby period of a MN in sleep state after handover. We also propose an analytical model for the proposed scheme in terms of power consumption and the initial call response time. Simulation studies that compare the performance between the sleep mode and the optimized sleep mode show that our scheme marginally increases initial call response delay with the huge reduction in power consumption.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06d
• /
• pp.109-111
• /
• 2012

본 논문에서는 동적으로 현재화면의 최적밝기 정보를 구해 이 값을 이용하여 LCD 장치를 제어하고, 이를 통해 소모전력을 감소시키는 기법을 제안한다. 논문에서 제안된 기법은 프레임버퍼 이미지를 통해 얻은 현재 화면의 이미지 정보를 분석하여 계산된 현재 화면의 최적의 휘도 정보를 찾고 이 값에 맞는 LCD 장치의 최적 Backlight를 계산하는 과정을 거쳐 얻어진 최종 Backlight 레벨로 LCD의 Backlight를 제어하는 방법으로 소모 전력을 절감하는 기법이다. 이 기법을 적용하여 실험을 통해서 약 10%정도의 개선효과를 보였음을 밝힌다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.721-723
• /
• 2002

본 논문에서는 최근 수요가 급격히 증가하고 있는 FPGA의 전력 소모 특성을 분석하기 위해서 개발한 측성 시스템(SECF : Seoul National University Energy Characterizer FPGAs)의 구성 및 동작 방법을 설명하고 있다. 또한 이 시스템을 이용하여 몇 가지의 간단한 실험을 통해 FPGA 전력 소모 경향을 살펴보는 것을 그 목적으로 한다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.23 no.4
• /
• pp.23-28
• /
• 2023

In a wireless smart utility network communication system, an asynchronous low power MAC is standardized and used according to IEEE 802.15.4e. An asynchronous MAC called RIT (Receiver Initiated Transmission) has a characteristic in which delay time and power consumption are greatly affected by a check-in interval (RIT period). By waking up from sleep every check-in interval and checking whether there is data to be received, power consumption in the receiving end can be drastically reduced, but power consumption in the transmitting end occurs due to an excessive wakeup sequence. If an excessive wake-up sequence is reduced by shortening the check interval, power consumption of the receiving end increases due to too frequent wake-up. In the RIT asynchronous MAC technique, power consumption performance according to traffic load and operation of check-in interval is analyzed and applied to Wi-SUN construction.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.11a
• /
• pp.414-416
• /
• 2012

최근 스마트폰 사용이 확산은 모바일 컴퓨팅의 성장을 이끌고 있다. 그러나, 배터리 구동 장치의 근복적인 특성 및 무선 네트워크의 제약으로 인하여 스마트폰을 통한 모바일 컴퓨팅을 실현하는데는 여러가지 장애물이 있다. 본 연구에서는 Use case 및 스마트 폰 구성요소 관점에서 스마트폰 전력소모를 분석한다. 일반적으로 스마트폰은 다양한 컴포넌트로 구성되는데. 우리는 이러한 구성요소에서 발생하는 전원 손실을 분석하고, 다양한 Use Case 와 배터리 수명을 분석하기 위한 큐잉 모델(Queueing Model)을 개발하고 스마트폰 전력소모를 분석한 결과를 제시한다.