• Journal of the Korean Ceramic Society
• /
• v.38 no.5
• /
• pp.474-478
• /
• 2001

유기 화학 기상 증착법(MOCVD)을 이용하여 반응기체 $O_2$의 양 및 Y와 Mn의 운반기체 비(Y/Mn)를 변화시켜가며 Si(100) 기판 위에서 MFSFET(metal-ferroelectric-semiconductor field effect transistor) 구조의 YMnO$_3$박막을 증착하였다. 반응기체 $O_2$의 양이 150sccm일 때 Y/Mn=2와 3인 경우 단일상의 육방정계 YMnO$_3$박막이 형성되었다. YMnO$_3$박막의 전기적 특성은 사방정계 YMnO$_3$박막에서는 나타나지 않았으나, 육방정계 YMnO$_3$박막의 경우 결정립 크기에 영향을 받아 단일상의 육방정계 YMnO$_3$박막 중 결정립 크기가 150nm~200nm(Y/Mn=2)인 경우에는 잔류분극이 100nC/$ extrm{cm}^2$인 P-E 이력곡선의 특성을 나타내었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.568-568
• /
• 2012

뛰어난 물리적, 전기적 특성을 가진 단일벽 탄소나노튜브는 여러 분야에서 응용 가능성이 매우 높은 물질이다. 그러나 단일벽 탄소나노튜브의 전기적 특성은 나노튜브의 직경과 카이랄리티(chirality)에 매우 강하게 의존되기 때문에 균일한 직경과 카이랄리티를 갖는 단일벽 탄소나노 튜브만의 사용은 나노튜브 기반의 전자소자 응용에서 매우 중요하다. 균일한 직경과 카이랄리티의 단일벽 탄소나노튜브를 얻는 방법은 나노튜브 합성을 통한 직접적인 방법과 후처리 기술을 통해 가능하며, 최근에는 금속 나노입자를 촉매로서 화학기상증착(Chemical vapor deposition, CVD)을 이용하여 좁은 직경 분포를 갖는 단일벽 탄소나노튜브의 합성이 보고되었다. 화학기상 증착은 용이하게 단일벽 탄소나노튜브를 합성하며, 성장된 나노튜브의 직경은 촉매금속 나노입자의 크기에 의해 결정된다. 본 연구는 크기가 제어된 산화철 나노입자를 촉매금속으로 사용하여 열화학기상증착법을 이용해 직경분포가 매우 좁고 균일한 단일벽 탄소나노튜브를 합성하였다. 합성된 단일벽 탄소나노튜브 직경과 카이랄리티는 라만 분광법(Raman spectroscopy)과 투과 전자현미경(Transmission electron microscope)을 이용하여 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.77-77
• /
• 2010

그래핀(Graphene)은 한 겹(layer)의 2차원 판상 구조에 탄소원자들이 육각형의 기본 형태로 배열되어 있는 나노재료로서, 우수한 역학적 강도와 화학적, 열적 안정성 및 흥미로운 전기 전자적 성질을 가지고 있는 것으로 알려져 있다. 최근, 이러한 특징적이고도 우수한 물성으로 인하여 기초물성 연구에서부터 차세대 응용까지 고려한 각종 연구들이 활발하게 진행되고 있다. 일반적으로 그래핀을 얻는 방법에는 물리 화학적 박리, 열화학증기증착법(TCVD), 탄화규소의 흑연화, 흑연산화물의 환원 등의 방법들이 알려져 있다. 그 중 TCVD법이 두께의 균일성이 높은 그래핀을 합성하는데 가장 적절한 것으로 알려져 있다. 그러나 TCVD법은 탄소를 포함하는 원료가스를 분해하기 위하여 고온의 공정을 필요로 하게 되지만, 향후 산업적 응용을 고려한다면 대면적 그래핀의 저온합성법 개발은 풀어야 할 시급한 과제로 인식되고 있다. 현재는 메탄을 원료가스로 사용하여 $900^{\circ}C$ 이상에서 그래핀을 합성하는 추세이고, 최근 아세틸렌등의 활성원료가스를 이용하여 $900^{\circ}C$ 이하에서 저온 합성한 연구결과들도 속속 보고되고 있다. 본 연구에서는 고주파 플라즈마를 이용하여 비교적 저온에서 탄소원료가스를 효율적으로 분해하고, 확산플라즈마 영역에 TCVD 챔버를 결합한 하이브리드 화학증기증착법을 이용하여 그래핀의 저온합성을 도모하였다. 원료가스로는 메탄을 사용하였고, 기판으로는 전자빔증착법으로 증착한 니켈 박막 및 구리포일을 사용하였다. 실험결과, 그래핀은 $600^{\circ}C$ 부근의 저온에서도 수 층으로 이루어진 그래핀이 합성된 것을 확인하였다. 합성한 그래핀은 분석의 용이함 및 향후 다양한 응용을 위하여 실리콘산화막 및 투명고분자 기판 위에 전사(transfer)하였다. 합성된 그래핀의 구조평가를 위해서는 광학현미경과 Raman분광기를 주로 사용하였으며, 원자힘현미경(AFM), 주사전자현미경(SEM), 투과전자현미경(TEM) 등도 이용하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.105-105
• /
• 2015

전기변색 (electrochromism) 박막은 전기화학적 산화, 환원 과정을 통해 가역적인 광학 특성의 변화를 갖는 현상을 말하며, 이를 이용한 전기변색 소자(electrochromic device)는 전력 소모가 적고 변색 효율이 크다는 장점으로 인해 Smart window, display, mirror 등에 응용 될 수 있다. 본 연구에서는 대표적인 전기 변색 물질인 WxOy, NixOy 전기 변색 재료의 Sputtering법으로 증착한 박막의 특성에 대하여 평가하였다.

• Electrical & Electronic Materials
• /
• v.3 no.4
• /
• pp.263-270
• /
• 1990

WSi$_{x}$박막을 Polycide구조로 저압화학증착법에 의해 제작한 후, 열처리를 N$_{2}$분위기에서 30분간 여러온도로 수행하였다. WSi$_{x}$박막의 전기비저항은 열처리온도의 증가에 따라 감소하였으며 1000.deg.C이상으로 열처리한 시편의 경우, 하부 다결정실리콘층의 도우핑여부에 관계없이 35.mu.m.OMEGA.-cm 정도를 나타내었다. 560.deg.C의 열처리에서 WSi$_{x}$박막은 정방정의 WSi$_{2}$ 결정질로 결정화가 되기 시작하였고 열처리온도의 증가에 따라 WSi$_{2}$결정립의 성장도 관찰되었다. 열처리온도에 따른 전기저항의 변화는 WSi$_{x}$박막의 결정립크기와 밀접한 관계가 있었다. 증착된 WSi$_{x}$박막내의 광잉실리콘원자들이 열처리중에 하부의 다결정실리콘층으로 재분배됨을 AES분석에 의해 확인하였다. Hall 측정결과 900.deg.C이상으로 열처리된 시편은 Hole도전체의 거동을 나타내었고 800.deg.C이하로 열처리된 시편은 electron도전체의 거동을 나타내었다.

• Ceramist
• /
• v.3 no.1
• /
• pp.45-52
• /
• 2000

전자싸이클로트론공명플라즈마 화학기상증착법(ECR-PECVD)에 의한 Pt 및 $RuO_2$ 기판에서의 PZT 박막의 증착특성 및 전기적 특성을 조사하였다. $RuO_2$ 기판에서는 Pt 기판에 비하여 Pb-관련 이차상이 형성되기 쉬웠고, PZT 페로브스카이트 핵생성이 어려웠다. 하지만, $RuO_2$ 기판에서도 금속유기 원료기체의 정확한 유량조절(특히, $Pb(DPM)_2$ 유량)과 Ti-oxide 씨앗층의 도입을 통하여 $450^{\circ}C$의 비교적 낮은 증착온도에서 단일한페로브스카이트 박막 제조가 가능하였으며, $RuO_2$ 기판에서도 미세구조가 향상된 PZT 박막의 경우 $10^{-6}A/cm^2@100kV/cm$의 우수한 누설전류 특성을 나타내었다. 4 가지 전극배열의 PZT 커패시터들 중에서 $RuO_2//RuO_2$ 커패시터는 누설전류밀도가 $10^{-4}A/cm^2@100kV/cm$ 정도로 높았지만, 피로현상은 나타나지 않았다. 일방향 전계 (unipolar) 피로특성에서 나타난 polarization-shift 현상과 양방향 전계 (bipolar) 피로특성의 온도의존성 결과는 PZT 박막내 charged defect의 이동이 어려움을 나타내었다. Bipolar 신호에 의한 피로현상은 인가전계에 의한 분극반전 과정에서 Pt 계면에서 charged defect의 형성과 관련이 있는 것으로 판단되었다. 또한, 상하부 전극물질 이 다른 경우에는 상하부 계면의 charged defect 밀도에 차이가 생겨 내부전계가 형성되는 것으로 판단되었다.

• Korean Journal of Crystallography
• /
• v.9 no.2
• /
• pp.85-91
• /
• 1998

고주파 마그네톤 스퍼터법을 이용하여 ZnO 박막 증착시, 증착 조건, 증착 후 표면스퍼터 및 열처리 분위기에 따른 ZnO 박막의 표면조직과 전기적 특성을 분석하였다. ZnO 박막의 면저항은 500℃에서 행한 증착후 열처리의 분위기에 따라 수 GΩ/ㅁ에서 수 KΩ/ㅁ까지 변하였다. 이들 박막의 전하운반자 농도는 1015∼1018/㎤이었으며, 이동도는 10∼40㎠Vsec이었다. 특정한 스퍼터 조직에서 박막의 표면을 스퍼터할 경우 박막 표면적이 증가하였으며, 이러한 박막의 분위기 열처리에 민감한 반응을 보였다. 증착한 박막과 증착후 열처리한 박막의 화학조성 비교를 통하여, 박막의 원자결함 유형 및 전기적 특성을 미치는 이들의 영향에 관한 고찰을 하였다.

• 한국전기화학회:학술대회논문집
• /
• 2001.10a
• /
• pp.31-31
• /
• 2001

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.198-198
• /
• 2015

전기변색재료는 전압을 인가하였을 때 전계방향에 따라 가역적으로 색이 변화하는 재료를 말한다. 스마트윈도우용 전기 변색재료는 지속적으로 전기를 가해줄 필요 없이 한번 변색되면 색이 지속되는 특징을 가지므로 에너지 효율적으로 우수하여 태양열 차단 창호나 디스플레이 분야에 응용될 것으로 기대된다. 이러한 전기 변색재료에는 산화형 전기 변색 재료, 환원형 전기 변색 재료가 있는데 이중 가장 널리 연구되고 있는 재료는 환원형 전기변색재료이다. 대표적인 재료로 $WO_3$가 쓰이는 데 이는 전기 변색적 특성이 우수하고 또한 내구성이 다른 재료에 비해 우수하다는 장점 때문이다. 그러나, 상용화를 위해서는 내구성의 개선이 요구되고 있다. 한편, $TiO_2$는 안정성이 매우 뛰어나지만 전기변색적 특성이 $WO_3$에 비해 낮은 점이 지적되고 있다. 이러한 $WO_3$ 및 $TiO_2$ 박막은 스퍼터링 또는 sol-gel법 등으로 제작되고 있는데, 일반적으로 스퍼터링의 경우 치밀한 박막이 형성되기 때문에 Porous 한 박막을 얻기 힘들다. 따라서 본 연구에서는 기판에 입사하는 스퍼터 입자들의 각도를 조절하여 shadowing 효과로 인해 박막의 구조가 porous해지는 Glancing angle deposition을 도입하였다. 이러한 증착법을 이용하여 $WO_3$와 $TiO_2$를 각도를 조절하여 증착하고 $TiO_2$와 $WO_3$ 박막의 특성을 비교하여 본다. 두께 300 nm를 가지는 $WO_3$ 및 $TiO_2$ 박막은 GLAD RF 마그네트론 스퍼터링법을 이용하여 Corning glass(corning E-2000)기판 위에 증착하였다. 기판 입사 각도는 $0^{\circ}$, $30^{\circ}$, $45^{\circ}$, $60^{\circ}$로 증착하였고 직경 3 in의 $TiO_2$, $WO_3$ 타겟을 사용하였다. 또한 스퍼터링 파워는 400 W, 작업압력 1.0 Pa, 그리고 스퍼터링 가스는 O2/Ar+O2 유량 10%에서 30%로 증착을 상온에서 진행하였다. 전기화학적 특성을 평가하기 위하여 $TiO_2$ 및 $WO_3$ 박막을 100 nm 두께의 ITO/glass 위에서 증착하였다. 박막의 미세구조는 XRD와 SEM을 통해 확인하였고, 전기화학적 특성은 Ar 분위기의 Glove box안에서 parstat 2273을 통해 측정하였다. 전해질은 1 M $LiPF_6/PC$로 진행하였고, 대향 전극는 Pt전극을, 참고 전극은 칼로멜 전극을 사용하였다. Potential 범위는 2 V에서 4 V로 진행하였고, scan rate는 50 mV/s로 측정하였다. 투과도는 UV/VIS spectrometer로 측정하였다. 전기변색 특성의 상관관계 및 에 대해서는 학회 당일 발표할 예정이다.

• Journal of the Korean Vacuum Society
• /
• v.2 no.1
• /
• pp.99-108
• /
• 1993

저압화학증착법에 의해 제조된 hemispheircal 및 rugged Si 박막들은 64 Mbit DRAM 이상의 캐패시터에 사용하기 위해 개발되었다. 이 공정을 사용하므로써 종래에 사용되던 Si 전극의 평평한 표면이 hemispherical 혹은 rugged 박막 형태의 표면으로 변한다. 위와 같은 박막은 비정질 Si 표면에서 핵생성되며 Si 원자 확산에 의해 결정립들이 결정체로 성장한다. 화학증착의 변수, 열처리 및 in-situ doping process들은 hemispherical 및 rugged Si 박막의 미세구조에 영향을 준다. 동일 두께에서는 고온에서 이루어질 때 혹은 동일 온도일 경우에는 얇은 박막층일 때에 하부전극의 표면들이 rugged poly Si 형상을 나타내며 이렇게 됨으로써 유효면적은 2.1배로 증가한다. 이와 같은 캐패시터 유효면적 증가는 대체로 높은 신뢰성을 갖는 두꺼운 절연막을 사용하면서 stack 캐패시터 구조의 높이를 감소시킬 수 있다. 따라서 이러한 제조기술은 차세대 캐패시터에 적용될 수 있다.