• 한국태양광발전학회지
• /
• 제7권2호
• /
• pp.16-21
• /
• 2021

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.368-368
• /
• 2016

그래핀(Graphene)은 탄소 원자가 6각 구조로 이루진 2차원 알려진 물질 중 가장 얇은(0.34 nm) 두께의 물질이며 그 밴드구로조 인해 우수한 전자 이동도($200000cmV^{-1}s^{-1}$)를 가지고 있며, 이외에도 기계적, 화학적으로 뛰어난 특성을 가진다. 대면적화 된 그래핀을 성장시키기 위한 방법으로는 화학적 기상 증착법(Chemical Vapor Deposition)이 있다. 하지만 실제 여러 전이금속에서 합성되는 그래핀은 다결정으로, 서로 다른 면 방향을 가진 계면에서 전자의 산란이 일어나며, 고유의 우수한 특성이 저하되게 된다. 따라서 전자소재로 사용되기 위해서는 단결정의 대면적화 된 그래핀에 대한 연구가 지속적으로 이루어지고 있다. 앞서의 두 문제점 중, 단결정의 그래핀 합성에 크게 영향을 미치는 요인으로는 크게 합성 온도, 촉매 기판의 탄소 용해도, 촉매 표면에서의 탄소 원자의 확산성이 있다. 본 연구에서는 구리, 니켈, 실리콘에 비해 탄소 용해도가 낮으며, 탄소 원자의 높은 확산성으로 인해 단결정의 단층 그래핀을 합성에 적합하다고 보고된 저마늄(Germanium) 기판을 사용하여 그래핀을 합성하였다. 단결정의 그래핀을 성장시키기 위해 메탄(Methane; $CH_4$)가스의 주입량과 수소 가스의 주입량을 제어하여 성장 속도를 조절 하였으며, 성장하는 그래핀의 면방향을 제어하고자 하였다. 표면의 산화층(Oxidized layer)을 제거하기 위하여 불산(Hydrofluoric acid)를 사용하였다. 불산 처리 후 표면의 변화는 원자간력현미경(Atomic force microscopipe)을 통하여 분석하였다. 합성된 그래핀의 특성을 저 에너지 전자현미경(Low energy electron microscopy), 광전자 현미경(Photo emission electron microscopy), 라만 분광법(Raman spectroscopy), 원자간력현미경(Atomic force microscopy)와 투과전자현미경 (transmission electron microscopy)을 이용하여 기판 표면의 구조와 결정성을 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.257-257
• /
• 2016

최근에 메모리의 초고속화, 고집적화 및 초절전화가 요구되면서 resistive random access memory (ReRAM), ferroelectric RAM (FeRAM), phase change RAM (PRAM)등과 같은 차세대 메모리 기술이 활발히 연구되고 있다. 다양한 메모리 중에서 특히 resistive random access memory (ReRAM)는 빠른 동작 속도, 낮은 동작 전압, 대용량화와 비휘발성 등의 장점을 가진다. ReRAM 소자는 절연막의 저항 스위칭(resistance switching) 현상을 이용하여 동작하기 때문에 SiOx, AlOx, TaOx, ZrOx, NiOx, TiOx, 그리고 HfOx 등과 같은 금속 산화물에 대한 연구들이 활발하게 이루어지고 있다. 이와 같이 다양한 산화물 중에서 AlOx는 ReRAM의 절연막으로 적용되었을 때, 우수한 저항변화특성과 안정성을 가진다. 하지만, AlOx 박막을 형성하기 위하여 기존에 많이 사용되어지던 PVD (physical vapour deposition) 또는 CVD (chemical vapour deposition) 방법에서는 두께가 균일하고 막질이 우수한 박막을 얻을 수 있지만 고가의 진공장비 사용 및 대면적 공정이 곤란하다는 문제점이 있다. 한편, 용액 공정 방법은 공정과정이 간단하여 경제적이고 대면적화가 가능하며 저온에서 공정이 이루어지는 장점으로 많은 관심을 받고 있다. 본 연구에서는 sputtering 방법과 용액 공정 방법으로 형성한 AlOx 기반의 ReRAM에서 메모리 특성을 비교 및 평가하였다. 먼저, p-type Si 기판 위에 습식산화를 통하여 SiO2 300 nm를 성장시킨 후, electron beam evaporation으로 하부 전극을 형성하기 위하여 Ti와 Pt를 각각 10 nm와 100 nm의 두께로 증착하였다. 이후, 제작된 AlOx 용액을 spin coating 방법으로 1000 rpm 10 초, 6000 rpm 30 초의 조건으로 증착하였다. Solvent 및 불순물 제거를 위하여 $180^{\circ}C$의 온도에서 10 분 동안 열처리를 진행하였고, 상부 전극을 형성하기 위해 shadow mask를 이용하여 각각 50 nm, 100 nm 두께의 Ti와 Al을 electron beam evaporation 방법으로 증착하였다. 측정 결과, 용액 공정 방법으로 형성한 AlOx 기반의 ReRAM에서는 기존의 sputtering 방법으로 제작된 ReRAM에 비해서 저항 분포가 균일하지는 않았지만, 103 cycle 이상의 우수한 endurance 특성을 나타냈다. 또한, 1 V 내외로 동작 전압이 낮았으며 104 초 동안의 retention 측정에서도 메모리 특성이 일정하게 유지되었다. 결론적으로, 간단한 용액 공정 방법은 ReRAM 소자 제작에 많이 이용될 것으로 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.180-180
• /
• 2015

Solution processed Resistive random access memory (ReRAM)은 간단한 공정 과정, 고집적도, 저렴한 가격, 대면적화 플라즈마 데미지 최소화 등의 장점으로 차세대 비휘발성 메모리로 써 많은 관심을 받고 있으며, 주로 high-k 물질인 HfOx, TiOx, ZnO 가 이용 된다. IGZO와 ZTO와 같은 산화물 반도체는 높은 이동도, 대면적화, 넓은 밴드갭으로 인하여 투명한 장점으로 LCDs (Liquid crystal displays)에 이용 가능하며, 최근에는 IGZO와 ZTO에서 Resistive Switching (RS) 특성을 확인한 논문이 보고되면서 IGZO와 ZTO를 ReRAM의 switching medium와 TFT의 active material로써 동시에 활용하는 것에 많은 관심을 받고 있다. 이와 같은 산화물 반도체는 flat panel display 회로에 TFT와 ReRAM의 active layer로써 집적가능 하며 systems-on-panels (SOP)에 적용 가능하다. 하지만 IGZO 보다는 ZTO가 In과 Ga을 포함하지 않기 때문에 저렴하다. 그러므로 IGZO를 대신하는 물질로 ZTO가 각광 받고 있다. 본 실험에서는 ZTO film에 Al을 doping하여 메모리 특성을 평가하였다. 실험 방법으로는 p-type Si에 습식산화를 통하여 SiO2를 300 nm 성장시킨 기판을 사용하였다. 그리고 Electron beam evaporator를 이용하여 Ti를 10 nm, Pt를 100 nm 증착 한다. 용액은 Zn와 Tin의 비율을 1:1로 고정한 후 Al의 비율을 0, 0.1, 0.2의 비율로 용액을 각각 제작하였다. 이 용액을 이용하여 Pt 위에 spin coating방법을 이용하여 1000 rpm 10초, 6000 rpm 30초의 조건으로 AZTO (Al-ZnO-Tin-Oxide) 박막을 증착한 뒤, solvent 및 불순물 제거를 위하여 $250^{\circ}C$의 온도로 30분 동안 열처리를 진행하였다. 이후 Electron beam evaporator를 이용하여 top electrode인 Ti를 100 nm 증착하였다. 제작된 메모리의 전기적 특성은 HP 4156B semiconductor parameter analyzer를 이용하여 측정하였다. 측정 결과, AZTO (0:1:1, 0.1:1:1, 0.2:1:1)를 이용하여 제작한 ReRAM에서 RS특성을 얻었으며 104 s이상의 신뢰성 있는 data retention특성을 확인하였다. 그리고 Al의 비율이 증가할수록 on/off ratio가 증가하고 endurance 특성이 향상되는 것을 확인하였다. 결론적으로 Al을 doping함으로써 ZTO film의 메모리 특성을 향상 시켰으며 AZTO film을 메모리와 트랜지스터의 active layer로써 활용 가능할 것으로 기대된다.

• 한국지능시스템학회논문지
• /
• 제11권6호
• /
• pp.477-486
• /
• 2001

본 논문은 TS(Takagi-Sugeno) 퍼지 모델로 근산 혹은 표현될 수 있는 비선형 시스템을 위한 TS 퍼지 제어기의 설계를 다룬다 본 논문에서 사용하는 주된 전략은, 안정도, 감쇠률 및 불확실성에 대한 강인성등의 설계요건을 만족시키는 리아푸노프 함수와 그에 대응하는 제어입력이 먼저결정된 후에 비용함수가 결정되는 역최적화 방법이다. 이러한 설계방법은, 설계요건뿐만 아니라 최적제어기 고유의 강인성까지 만족시키는 제어기를 제공하므로 매우 유용하다. 본 논문에서 확립되는 설계절차는 모두 선형행렬분등식을 푸는 형태로 이루어진다. 선형행렬부등식 문제는 내부점 방법에 의하여 주어진 허용 오차 이내에서 풀릴수 있으므로, 본 논문에서 제시하는 설계방법은 실용적인 특성을 갖는다. 제안된 설계 절차의 적용 방법은 설계 예제를 통하여 예시된다.

• 대한기계학회논문집A
• /
• 제35권1호
• /
• pp.33-37
• /
• 2011

디스플레이, 광학, 에너지 분야 부품의 미세형상화, 대면적화, 저가격화 요구에 대응하기 위하여 대면적 롤금형의 미세형상 가공기술개발에 대한 필요성이 대두되고 있다. 롤금형은 기존의 평판금형에 비해서 금형의 납기가 빠르고, 대면적화에 용이하며, 연속성형이 가능하다는 장점을 갖고 있다. 본 연구는 롤금형에 미세형상을 가공할 때 발생하는 형상오차의 원인을 규명하는 것을 목적으로 하고 있으며, 가공 현장에서 개선 가능한 요소로서 롤금형의 동적밸런싱 보정방안을 제시하고 있다. 기존보다 정밀한 동적밸런싱 보정을 통하여 롤금형의 질량불평형이 최대 90%까지 감소되었고, 롤금형의 진동량이 0.044 mm/sec (RMS)에서 0.004mm/sec (RMS)로 감소하였으며, 결과적으로 미세패턴의 형상정밀도가 개선되는 것을 확인할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제22권1호
• /
• pp.43-49
• /
• 2015

전자 제품의 경박 단소화 및 고집적화가 이루어 지면서 반도체 칩뿐만 아니라 유기 기판도 고집적화가 요구되고 있다. 본 연구는 인쇄회로기판의 미세 피치 회로에 대한 고온고습 전압인가 시험을 실시하여 불량 메커니즘을 연구하였다. $130^{\circ}C/85%RH/3.3V$와 $135^{\circ}C/90%RH/3.3V$ 시험조건에서 고온고습 전압시험(Biased HAST)의 가속 계수는 2.079로 계산되었다. 불량 메커니즘 분석을 위하여 집속이온빔(FIB) 분석이 이용되었다. (+)전극에서는 콜로이드 형태의 $Cu_xO$와 $Cu(OH)_2$가 형성되었으며, (-)전극에서는 수지형태의 Cu가 관찰되었다. 이를 통해 $Cu^{2+}$ 이온과 전자($e^-$)가 결합한 수지상 Cu에 의해 절연파괴가 일어난다는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제13권6호
• /
• pp.1123-1127
• /
• 2009

본 연구는 비정질실리콘 박막트랜지스터를 비휘발성 메모리소자로 제작함으로써 스위칭 소자로 사용되는 박막 트랜지스터(TFT)의 응용범위를 확대시키고, 비정질 실리콘 사용에 따라 대면적화에 적합하고 아울러 값싼 기판을 사용할 수 있게 한 비정질 실리콘 비휘발성 메모리소자에 관한 것이다. 이와 같은 본 연구는 유리기판과 그 유리기판위에 증착시켜 패터닝한 게이트, 그 게이트를 덮어씌운 제1 절연층, 그 제1 절연층위에 증착시켜 패터닝한 플로우팅 게이트와 그 플로우팅 게이트를 덮어씌운 제2 절연층, 그 제2 절연층위에 비정질실리콘을 증착시킨 액티브층과 그 액티브층위에 n+ 비정질실리콘을 증착시켜 패터닝한 소오스/드레인층 그리고 소오스/드레인층 위에 증착시킨 소오스/드레인층 전극으로 비정질실리콘 박막트랜지스터 비휘발성 메모리소자를 구성한다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2010년도 춘계학술발표대회
• /
• pp.54.2-54.2
• /
• 2010

최근까지는 주로 비정질 실리콘이 디스플레이의 채널층으로 상용화 되어왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 구조적인 문제인 낮은 전자 이동도(< $1\;cm^2/Vs$)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide의 경우, band gap이 3.4eV로써, transparent conductors, varistors, surface acoustic waves, gas sensors, piezoelectric transducers 그리고 UV detectors 등의 많은 응용에 쓰이고 있다. 또한, a-Si TFTs에 비해 ZnO-based TFTs의 경우 우수한 소자 성능과 신뢰성을 나타내며, 대면적 제조시 우수한 균일성 및 낮은 생산비용이 장점이다. 그러나 ZnO-baesd TFTs의 경우 일정한 bias 아래에서 threshold voltage가 이동하는 문제점이 displays의 소자로 적용하는데 매우 중요하고 문제점으로 여겨진다. 특히 gate insulator와 channel layer사이의 interface에서의 defect에 의한 charge trapping이 이러한 문제점들을 야기한다고 보고되어진다. 본 연구에서는 Zinc Oxide 기반의 박막 트랜지스터를 DC magnetron sputtering을 이용하여 상온에서 제작을 하였다. 또한, $Si_3N_4$ 기판 위에 electron cyclotron resonance (ECR) $O_2$ plasma 처리와 plasma-enhanced chemical vapor deposition (PECVD)를 통하여 $SiO_2$ 를 10nm 증착을 하여 interface의 개선을 시도하였다. 그리고 TFTs 소자의 출력 특성 및 전이 특성을 평가를 하였고, 소자의 field effect mobility의 값이 향상을 하였다. 또한 Temperature, Bias Temperature stability의 조건에서 안정성을 평가를 하였다. 이러한 interface treatment는 안정성의 향상을 시킴으로써 대면적 디스플레의 적용에 비정질 실리콘을 대체할 유력한 물질이라고 생각된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.104-104
• /
• 2010

현재 디스플레이 시장은 급변하게 변화하고 있다. 특히, 비정질 실리콘의 경우 디스플레이의 채널층으로 주로 상용화되어 왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 경우 낮은 전자 이동도(< $1\;cm^2/Vs$)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide, Tin Oxide, Titanum Oxide등의 산화물이 연구되고 있으며, indium이나 aluminum등을 첨가하여 전기적인 특성을 향상시키려는 노력을 보이고 있다. Tin oxide의 경우 천연적으로 풍부한 자원이며, 낮은 가격이 큰 이점으로 작용을 한다. 또한, $SnO_2$의 경우 ITO나 ZnO 열적으로 화학적 과정에서 더 안정하다고 알려져 있다. 본 연구에서는 $SnO_2$ 기반의 박막 트랜지스터를 DC magnetron sputtering를 이용하여 상온에서 제작을 하였다. 일반적으로, $SnO_2$의 경우 증착 과정에서 산소 분압 조절과 oxygen vacancy 조절를 통하여 박막의 전도성을 조절할 수 있다. 이렇게 제작된 $SnO_2$의 박막을 High-resolution X-ray diffractometer, photoluminescence spectra, Hall effect measurement를 이용하여 전기적 및 광학적 특성을 알 수 있다. 그리고 후열처리 통하여 박막의 전기적 특성 변화를 확인하였다. gate insulator의 처리를 통하여 thin film의 interface의 trap density를 감소시킴으로써 소자의 성능 향상을 시도하였다. 그리고 semiconductor analyzer로 소자의 출력 특성 및 전이 특성을 평가하였다. 그리고 Temperature, Bias Temperature stability, 경시변화 등의 다양한 조건에서의 안정성을 평가하여 안정성이 확보된다면 비정질 실리콘을 대체할 유력한 후보 중의 하나가 될 것이라고 기대된다.