• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.263-263
• /
• 2016

최근 반도체 시장에서는 저비용으로 고성능 박막 트랜지스터(TFT)를 제작하기 위한 다양한 기술들이 연구되고 있다. 먼저, 재료적인 측면에서는 비정질 상태에서도 높은 이동도와 가시광선 영역에서 투명한 특성을 가지는 산화물 반도체가 기존의 비정질 실리콘이나 저온 폴리실리콘을 대체하여 차세대 디스플레이의 구동소자용 재료로 많은 주목받고 있다. 또한, 공정적인 측면에서는 기존의 진공장비를 이용하는 PVD나 CVD가 아닌 대기압 상태에서 이루어지는 용액 공정이 저비용 및 대면적화에 유리하고 프리커서의 제조와 박막의 증착이 간단하다는 장점을 가지기 때문에 활발한 연구가 이루어지고 있다. 특히 산화물 반도체 중에서도 indium-gallium-zinc oxide (IGZO)는 비교적 뛰어난 이동도와 안정성을 나타내기 때문에 많은 연구가 진행되고 있지만, 산화물 반도체 기반의 박막 트랜지스터가 가지는 문제점 중의 하나인 문턱전압의 불안정성으로 인하여 상용화에 어려움을 겪고 있다. 따라서, 본 연구에서는 기존의 산화물 반도체의 불안정한 문턱전압의 문제점을 해결하기 위해 마이크로웨이브 열처리를 적용하였다. 또한, 기존의 IGZO에서 suppressor 역할을 하는 값비싼 갈륨(Ga) 대신, 저렴한 지르코늄(Zr)과 하프늄(Hf)을 각각 적용시켜 용액 공정 기반의 Zr-In-Zn-O (ZIZO) 및 Hf-In-Zn-O (HIZO) TFT를 제작하여 시간에 따른 문턱 전압의 변화를 비교 및 분석하였다. TFT 소자는 p-Si 위에 습식산화를 통하여 100 nm 두께의 $SiO_2$가 열적으로 성장된 기판 위에 제작되었다. 표준 RCA 세정을 진행하여 표면의 오염 및 자연 산화막을 제거한 후, Ga, Zr, Hf 각각 suppressor로 사용한 IGZO, ZIZO, HIZO 프리커서를 이용하여 박막을 형성시켰다. 그 후 소스/드레인 전극 형성을 위해 e-beam evaporator를 이용하여 Ti/Al을 5/120 nm의 두께로 증착하였다. 마지막으로, 후속 열처리로써 마이크로웨이브와 퍼니스 열처리를 진행하였다. 그 결과, 기존의 퍼니스 열처리와 비교하여 마이크로웨이브 열처리된 IGZO, ZIZO 및 HIZO 박막 트랜지스터는 모두 뛰어난 안정성을 나타냄을 확인하였다. 결론적으로, 본 연구에서 제안된 마이크로웨이브 열처리된 용액공정 기반의 ZIZO와 HIZO 박막 트랜지스터는 추후 디스플레이 산업에서 IGZO 박막 트랜지스터를 대체할 수 있는 저비용 고성능 트랜지스터로 적용될 것으로 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.404-405
• /
• 2011

Cu(InGa)$Se_2$ (CIGS) 박막 태양전지의 저가 및 대면적화를 위한 양산화 공정인 two-step process (sputter/selenization) 공정에서는 sputtering으로 형성한 metal precursor stack을 $H_2$ Se gas를 이용하여 selenization하는 공정을 주로 이용한다. 하지만 이러한 selenization 공정은 유독한 $H_2$ Se gas를 이용해야 한다는 점과 긴 시간 동안 열처리를 해야 하는 단점을 가지고 있다. 이에 metal precursor stack 위에 Se 막을 우선 증착하고, Rapid Thermal Process (RTP)를 이용하여 selenization하는 방법이 현재 많은 관심을 끌고 있다. 본 논문에서는 sputtering 이후 RTP를 이용한 CIGS 흡수층 제작에 대한 선행연구의 일환으로 co-evaporator 장비를 이용하여 다양한 구조의 precursor를 제작하고 RTP 조건에 따른 selenization 효과를 연구하였다. Co-evaporator를 이용하여 CIGS, CIG/Se, CuGa/In/Se, In/CuGa/Se 4가지 구조의 precursor stack을 Mo coated soda lime glass 위에 제작하였다. 이때 amorphous 상태의 precursor stack을 만들기 위하여 기판에 열은 가하여 주지 않았으며, 각각의 stack 구조에서 가지고 있는 Cu, In, Ga, Se의 총량을 동일하게 유지하기 위하여 각 stack의 증착 시간을 동일하게 유지하였다. Selenization을 위한 RTP 조건은 550, $600^{\circ}C$ 각각에 대하여 1, 5, 10분으로 split을 진행하였다. Precursor stack의 증착 후 관찰한 XRD 결과는 비정질 상태를 잘 나타내었으며, SEM 결과 CIGS precursor stack을 제외한 나머지 구조의 stack에서는 In 박막의 surface roughness로 인하여 박막의 평탄화가 좋지 않음을 확인하였다. CIGS precursor stack의 경우, RTP 온도와 시간 split와 상관없이 결정화가 잘 이루어졌으나 grain의 성장이 부족하였다. 이에 비하여 CIG/Se, CuGa/In/Se, In/CuGa/Se 구조의 precursor stack의 경우, $550^{\circ}C$ 열처리에서는 InSe의 결정상이 관찰 되었으며 $600^{\circ}C$, 5분 이상 열처리에서 CIGS 결정상이 관찰되었다. 이러한 결과는 Se이 metal 원소들과 함께 있는 CIGS 구조에 비하여 metal precursor stack 위에 Se을 증착한 stack 구조들의 경우는 CIGS 결정을 형성하기 위해 Se이 metal 층들로 확산되어 반응을 하여야 하므로 상대적으로 많은 열에너지가 필요한 것으로 이해할 수 있으며, RTP를 이용한 selenization 공정으로 CIGS 박막 태양전지의 흡수층 형성이 가능함을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.403-404
• /
• 2013

최근 scaling down의 한계에 부딪힌 DRAM과 Flash Memory를 대체하기 위한 차세대 메모리(Next Generation Memory)에 대한 연구가 활발히 진행되고 있다. ITRS (international technology roadmap for semiconductors)에 따르면 PRAM (phase change RAM), RRAM (resistive RAM), STT-MRAM (spin transfer torque magnetic RAM) 등이 차세대 메모리로써 부상하고 있다. 그 중 RRAM은 간단한 구조로 인한 고집적화, 빠른 program/erase 속도 (100~10 ns), 낮은 동작 전압 등의 장점을 갖고 있어 다른 차세대 메모리 중에서도 높은 평가를 받고 있다 [1]. 현재 RRAM은 주로 금속-산화물계(Metal-Oxide) 저항 변화 물질을 기반으로 연구가 활발하게 진행되고 있다. 하지만 근본적으로 공정 과정에서 산소에 의한 오염으로 인해 수율이 낮은 문제를 갖고 있으며, Endurance 및 Retention 등의 신뢰성이 떨어지는 단점이 있다. 따라서, 본 연구진은 산소 오염에 의한 신뢰성 문제를 근본적으로 해결할 수 있는 다양한 금속-질화물(Metal-Nitride) 기반의 저항 변화 물질을 제안해 연구를 진행하고 있으며, 우수한 열적 안정성($>450^{\circ}C$, 높은 종횡비, Cu 확산 방지 역할, 높은 공정 호환성 [2] 등의 장점을 가진 WN 박막을 저항 변화 물질로 사용하여 저항 변화 메모리를 구현하기 위한 연구를 진행하였다. WN 박막은 RF magnetron sputtering 방법을 사용하여 Ar/$N_2$ 가스를 20/30 sccm, 동작 압력 20 mTorr 조건에서 120 nm 의 두께로 증착하였고, E-beam Evaporation 방법을 통하여 Ti 상부 전극을 100 nm 증착하였다. I-V 실험결과, WN 기반의 RRAM은 양전압에서 SET 동작이 일어나며, 음전압에서 RESET 동작을 하는 bipolar 스위칭 특성을 보였으며, 읽기 전압 0.1 V에서 ~1 order의 저항비를 확보하였다. 신뢰성 분석 결과, $10^3$번의 Endurance 특성 및 $10^5$초의 긴 Retention time을 확보할 수 있었다. 또한, 고저항 상태에서는 Space-charge-limited Conduction, 저저항 상태에서는 Ohmic Conduction의 전도 특성을 보임에 따라 저항 변화 메카니즘이 filamentary conduction model로 확인되었다 [3]. 본 연구에서 개발한 WN 기반의 RRAM은 우수한 저항 변화 특성과 함께 높은 재료적 안정성, 그리고 기존 반도체 공정 호환성이 매우 높은 강점을 갖고 있어 핵심적인 차세대 메모리가 될 것으로 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1998년도 제14회 학술발표회 논문개요집
• /
• pp.166-166
• /
• 1998

반도체 공정에서 기존보다 큰 30cm 웨이퍼훌 이용하기 위해서 기존의 ECR, Helicon, ICP, 등 공정용 고 밀도 플라즈마 원들의 대면적화에 대한 연구가 세계적으로 진행되고 있다 현 상황에서는 평판형 안테 나룰 이용한 TCP가 대면적용 폴라즈마 원의 가장 유력한 후보로 여겨지고 있다 TCP롤 대면적화 하는 데 있어서 중요한 문제점으로는 대면적에서의 큰 안테나 인되턴스로 인한 임피던스 정합과 대면적에서 의 유전울질의 기계적 강도이다. 앓은 유전물질올 사용힐 수 있도록 대면적 TCP 플라즈마 원올 실계 저l작하였고 이차원 가열이론올 이용한 TCPRP code 률 이용하여 안테나의 반경옳 결정하였디 안테나의 인덕턴스 값올 줄이기 위해서는 주m수는 13.56MHz 보다 낮은 4-5MHz 부근에서 작동하는 RF 파워룰 선택하였다 이 파워 서플라이는 보통 사용되는 50n 흩력 입묘$\mid$던스훌 갖는 형태가 Of니라 LC 공진현상 올 이용하여 부하에 파워률 전달하는 형태이다 .. TCP 장치에 사용할 수 있도록 파워 서플라이 흩력 단에 안테나와 직혈로 가변 콘덴서를 달아서 임11I던스 정합올 힐 수 있게 하였다 안테나에 직훌로 달Of줌으 로써 안테니의 인덕턴스훌 훌여주는 효과훌 얻올 수 있다 안테나에 흐르는 전류룰 측정하기 위해서 사 각형 루프로 전류 픽업 코일을 만들었고 진공상태에서 RF 파워률 인가하고 안테나의 전류와 전압을 측정하여 픽업 코일걸과훌 조정하였다. 발생기체로는 헬륨올 사용하였고 1-100mTorr 의 압력범위에서 실험을 하였다 플라즈마롤 빌샘시키고 파워를 증가 시킴에 따라 E-H mode transition 현상이 관찰되었고 그 때의 임계 전류 값을 측정하였다. 압력이 낮올수록 모드 변화가 일어나는 전류의 값이 작았다 임계 전류는 압력에 대해서 선형적인 특성을 보였다 이는 압력이 낮을수록 유도걸힘이 더 잘 된다는 것을 의미한다 1 1 mTorr에서는 H-mode에서 안테나의 전류가 파워훌 증가시킴에 따라 계속 증가하였으니, 압력이 올라 갈수록 조금씩 증가하는 정도가 줄어들고. 100mTorr에서는 포화된 값을 나타냈다 H-mode로 넘어간 후 에는 파워가 증가황에 따라 안테나의 임피던스 값이 모든 압력영역에서 줄어드는 경황을 보였고, 이는 플라즈마의 인덕턴스에 의해서 안테나의 인덕턴스 기 감소되기 때문이다, 파워가 증가할수록 안테U오} 플라즈마 루프사이의 상호걸합이 증가하는 걸로 해석힐 수 있다 안테나의 인되턴스 변화보다는 저항.성 분의 변화가 컸다 하지만 전체 임피던스로 볼 때 저항성분이 상대적으로 작기 때문에 인덕턴스의 감소 가 더 큰 영향을 미치는 걸로 볼 수 있다. 하지만 플라즈마로의 파워 전달에는 저항성분만이 영향올 미 치므로 저항성분의 큰 변화는 파워가 많이 전달될올 의미한다 피워전달 효율을 계산해 본 결과 수 r mTorr 부근이 80-90% 정도의 높은 효율올 보였고 5mTorr 일 때가 가장 좋았다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.339-339
• /
• 2012

지난 몇 년 동안, 투명 비정질 산화물 반도체는 유기 발광 다이오드, 플렉서블 전자 소자, 솔라 셀, 바이오 센서 등 많은 응용분야에 연구되고 있다. 투명 비정질 산화물 반도체 그룹들 중, 특히 비정질 IGZO 박막 트랜지스터는 비정질 상태임에도 불구하고 높은 이동도와 낮은 동작 전압으로 훌륭한 소자 특성을 보인다. 이러한 고성능의 IGZO 박막 트랜지스터는 RF 마그네트론 스퍼터링이나 pulsed laser deposition과 같은 고진공 장비를 이용하여 이미 여러 그룹에서 제작되고 발표되었다. 하지만 진공 증착 시스템은 제조 비용의 절감이나 디스플레이 패널의 대면적화에 큰 걸림돌이 되고 있고, 이러한 문제점을 극복하기 위해서 용액 공정은 하나의 해결책이 될 수 있다. 용액 공정의 가장 큰 장점으로는 저온 공정이 가능하기 때문에 글라스나 플라스틱 기판에서 대면적으로 제작할 수 있고 진공 장비가 필요없기 때문에 제조 비용을 획기적으로 절감시킬 수 있다. 본 연구에서는 high-k 게이트 절연막과 IGZO 채널 층을 용액 공정을 이용하여 박막 트랜지스터를 제작하고 그에 따른 전기적 특성을 분석하였다. IGZO의 몰 비율은 In, Ga, Zn 순으로 각각 0.2 mol, 0.1 mol, 0.1 mol로 제작하였고, high-k 게이트 절연막으로는 Al2O3, HfO2, ZrO2을 제작하였다. 또한, 용액 공정 IGZO TFT를 제작하기 전, 용액 공정 high-k 게이트 절연막 캐패시터를 제작하여 그 특성을 분석하였다. 다양한 용액 공정 high-k 게이트 절연막 중, 용액공정 HfO2를 이용한 IGZO TFT는 228.3 [mV/dec]의 subthreshold swing, 18.5 [$cm^2/V{\cdot}s$]의 유효 전계 이동도, $4.73{\times}106$의 온/오프 비율을 보여 매우 뛰어난 전기적 특성을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.262-262
• /
• 2016

최근 고해상도 디스플레이가 주목받으면서 기존 비정질 실리콘(a-Si)을 대체할 수 있는 재료에 관한 연구가 활발히 진행되고 있다. a-Si의 경우 간단한 공정 과정, 적은 생산비용, 대면적화가 가능하다는 장점이 있지만 전자 이동도가 매우 낮은 단점이 있다. 반면, 산화물 반도체는 비정질 상태에서 전자 이동도가 높으며 큰 밴드갭을 가지고 있어 투명한 특성을 나타낼 뿐만 아니라, 저온공정이 가능하여 기판의 제한이 없는 장점을 가지고 있다. 대표적으로 가장 널리 연구되고 있는 산화물 반도체는 a-IGZO(amorphous indium-gallium-zinc oxide)이다. 그러나 InZnO(IZO) 기반의 산화물 반도체에서 carrier suppressor 역할을 하는 Ga(gallium)은 수요에 대한 공급이 원활하지 못하여 비싸다는 단점이 있다. 그러므로 경제적이면서 a-IGZO와 유사한 전기적 특성을 나타낼 수 있는 suppressor 물질이 필요하다. 따라서 본 연구에서는 IZO 기반의 산화물 반도체에서 Ga을 Hf(hafnium), Zr(zirconium), Si(silicon)으로 대체하여 용액증착(solution-deposition) 공정으로 각각의 채널층을 형성한 back-gate type의 박막 트랜지스터(thin-film transistor, TFT) 소자를 제작하였다. 용액증착 공정은 물질의 비율을 자유롭게 조절할 수 있고, 대기압의 조건에서도 공정이 가능하기 때문에 짧은 공정시간과 저비용의 장점이 있다. 제작된 소자는 p-type Si 위에 게이트 절연막으로 100 nm의 열산화막이 성장된 기판을 사용하였다. 표준 RCA 클리닝 후에 각 solution 물질을 spin coating 방식으로 증착하였다. 이후, photolithography, develop, wet etching의 과정을 거쳐 채널층 패턴을 형성하였다. 또한, 산화물 반도체의 전기적 특성을 향상시키기 위해서 후속 열처리 과정(post deposition annealing, PDA)은 필수적이다. CTA 방식은 높은 열처리 온도와 긴 열처리 시간의 단점이 있다. 따라서, 본 연구에서는 $100^{\circ}C$ 이하의 낮은 온도와 짧은 열처리 시간의 장점을 가지는 MWI (microwave irradiation)를 후속 열처리로 진행하였다. 그 결과, 각 물질로 구현된 소자들은 기존 a-IGZO와 비교하여 적은 양의 carrier suppressor로도 우수한 전기적 특성 및 안정성을 얻을 수 있었다. 따라서, Si, Hf, Zr 기반의 산화물 반도체는 기존의 Ga을 대체하여 저비용으로 디스플레이를 구현할 수 있는 IZO 기반 재료로 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.258-258
• /
• 2016

최근 디스플레이 산업의 발전에 따라 고성능 디스플레이가 요구되며, 디스플레이의 백플레인 (backplane) TFT (thin film transistor) 구동속도를 증가시키기 위한 연구가 활발히 진행되고 있다. 트랜지스터의 구동속도를 증가시키기 위해 높은 이동도는 중요한 요소 중 하나이다. 그러나, 기존 백플레인 TFT에 주로 사용된 amorphous silicon (a-Si)은 대면적화가 용이하며 가격이 저렴하지만, 이동도가 낮다는 (< $1cm2/V{\cdot}s$) 단점이 있다. 따라서 전기적 특성이 우수한 산화물 반도체가 기존의 a-Si의 대체 물질로써 각광받고 있다. 산화물 반도체는 비정질 상태임에도 불구하고 a-Si에 비해 이동도 (> $10cm2/V{\cdot}s$)가 높고, 가시광 영역에서 투명하며 저온에서 공정이 가능하다는 장점이 있다. 하지만, 차세대 디스플레이 백플레인에서는 더 높은 이동도 (> $30cm2/V{\cdot}s$)를 가지는 TFT가 요구된다. 따라서, 본 연구에서는 차세대 디스플레이에서 요구되는 높은 이동도를 갖는 TFT를 제작하기 위하여, amorphous In-Ga-Zn-O (a-IGZO) 채널하부에 화학적으로 안정하고 전도성이 뛰어난 SnO2 채널을 얇게 형성하여 TFT를 제작하였다. 표준 RCA 세정을 통하여 p-type Si 기판을 세정한 후, 열산화 공정을 거쳐서 두께 100 nm의 SiO2 게이트 절연막을 형성하였다. 본 연구에서 제안된 적층된 채널을 형성하기 위하여 5 nm 두계의 SnO2 층을 RF 스퍼터를 이용하여 증착하였으며, 순차적으로 a-IGZO 층을 65 nm의 두께로 증착하였다. 그 후, 소스/드레인 영역은 e-beam evaporator를 이용하여 Ti와 Al을 각각 5 nm와 120 nm의 두께로 증착하였다. 후속 열처리는 퍼니스로 N2 분위기에서 $600^{\circ}C$의 온도로 30 분 동안 실시하였다. 제작된 소자에 대하여 TFT의 전달 및 출력 특성을 비교한 결과, SnO2 층을 형성한 TFT에서 더 뛰어난 전달 및 출력 특성을 나타내었으며 이동도는 $8.7cm2/V{\cdot}s$에서 $70cm2/V{\cdot}s$로 크게 향상되는 것을 확인하였다. 결과적으로, 채널층 하부에 SnO2 층을 형성하는 방법은 추후 높은 이동도를 요구하는 디스플레이 백플레인 TFT 제작에 적용이 가능할 것으로 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.211.1-211.1
• /
• 2015

최근 용액 공정을 이용한 산화물 반도체에 대한 연구가 활발히 진행되고 있다. 넓은 밴드갭을 가지고 있는 산화물 반도체는 높은 투과율을 가지고 있어 투명 디스플레이에 적용이 가능하다. 기존의 박막 진공증착 방법은 진공상태를 유지하기 위한 장비의 가격이 비싸며, 대면적의 어려움, 높은 생산단가 등으로 생산율이 높지 않다. 하지만 용액 공정을 이용하면 대기압에서 증착이 가능하고 대면적화가 가능하다. 그리고 각각의 조성비를 조절하는 것이 가능하다. 이러한 장점에도 불구하고, 소자의 신뢰성이나 저온공정은 중요한 이슈이다. Instability는 threshold voltage (Vth)의 shift 및 on/off switching의 신뢰성과 관련된 parameter이다. 용액은 소자의 전기적 특성을 열화 시키는 수분 과 탄소계열의 불순물을 다량 포함 하고 있어 고품질의 박막을 형성하기 위해서는 고온의 열처리가 필요하다. 기존의 열처리는 고온에서 장시간 이루어지기 때문에 유리나 플라스틱, 종이 기판의 소자에서는 불가능하지만 $100^{\circ}C$ 이하의 저온 공정인 microwave를 이용하면 유리, 플라스틱, 종이 기판에서도 적용이 가능하다. 본 연구에서는 산화물 반도체 중에서 InGaZnO (IGZO)를 용액 공정으로 제작한 juctionless thin-film transistor를 제작하여 기존의 열처리를 이용하여 처리한 소자와 microwave를 이용해서 열처리한 소자의 전기적 특성을 한 달 동안 관찰 하였다. 또한 In:Zn의 비율을 고정한 후 Ga의 비율을 달리하여 특성을 비교하였다. 먼저 p-type bulk silicon 위에 SiO2 산화막이 100 nm 증착된 기판에 RCA 클리닝을 진행 하였고, solution InGaZnO 용액을 spin coating 방식으로 증착하였다. Coating 후에, solvent와 수분을 제거하기 위해서 $180^{\circ}C$에서 10분 동안 baking공정을 하였다. 이후 furnace열처리와 microwave열처리를 비교하기 위해 post-deposition-annealing (PDA)으로 furnace N2 분위기에서 $600^{\circ}C$에서 30분, microwave를 1800 W로 2분 동안 각각의 샘플에 진행하였다. 또한, HP 4156B semiconductor parameter analyzer를 이용하여 제작된 TFT의 transfer curve를 측정하였다. 그 결과, microwave 열처리한 소자의 경우 기존의 furnace 열처리 소자와 비교하여 높은 mobility, 낮은 hysteresis 값을 나타내었으며, 1달간 소자의 특성을 관찰하였을 때 microwave 열처리한 소자의 경우 전기적 특성이 거의 변하지 않는 것을 확인하였다. 따라서 향후 용액공정, 저온공정을 요구하는 소자 공정에 있어 열처리방법으로 microwave를 이용한 활용이 기대된다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.33.2-33.2
• /
• 2011

CMP (Chemical-Mechanical Planarization) 공정이란 화학적 반응과 기계적 힘을 동시에 이용하여 표면을 평탄화하는 공정으로, 반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위해 CMP 공정이 도입되었으며 반도체 패턴의 미세화와 다층화에 따라 CMP 공정의 중요성은 더욱 강조되고 있다. CMP 공정은 압력, 속도 등의 공정조건과, 화학적 반응을 유도하는 슬러리, 기계적 힘을 위한 패드 등에 의해 복합적으로 영향을 받는다. CMP 공정에서, 폴리우레탄 패드는 많은 기공들을 포함한 그루브(groove)를 형성하고 있어 웨이퍼와 직접적으로 접촉을 하며 공정 중 유입된 슬러리가 효과적으로 연마를 할 수 있도록 도와주는 역할을 한다. 하지만, 공정이 진행 될수록 그루브는 손상이 되어 제 역할을 하지 못하게 된다. 패드 컨디셔닝이란 컨디셔너가 CMP 공정 중에 지속적으로 패드 표면을 연마하여 패드의 손상된 부분을 제거하고 새로운 표면을 노출시켜 패드의 상태를 일정하게 유지시키는 것을 말한다. 한편, 금속박막의 CMP 공정에 사용되는 슬러리는 금속박막과 산화반응을 하기 위하여 산화제를 포함하는데, 산화제는 금속 컨디셔너 표면을 산화시켜 부식을 야기한다. 컨디셔너의 표면부식은 반도체 수율에 직접적인 영향을 줄 수 있는 scratch 등을 발생시킬 뿐만 아니라, 컨디셔너의 수명도 저하시키게 되므로 이를 방지하기 위한 노력이 매우 중요하다. 본 연구에서는 컨디셔너 표면에 연마 잔여물 흡착을 억제하고, 슬러리와 컨디셔너 표면 간에 일어나는 표면부식을 방지하기 위하여 소수성 자기조립 단분자막(SAM: Self-assembled monolayer)을 증착하여 특성을 평가하였다. SAM은 2가지 전구체(FOTS, Dodecanethiol를 사용하여 Vapor SAM 방법으로 증착하였고, 접촉각 측정을 통하여 단분자막의 증착 여부를 평가하였다. 또한 표면부식 특성은 Potentiodynamic polarization와 Electrochemical Impedance Spectroscopy (EIS) 등의 전기화학 분석법을 사용하여 평가되었다. SAM 표면은 정접촉각 측정기(Phoenix 300, SEO)를 사용하여 $90^{\circ}$ 이상의 소수성 접촉각으로써 증착여부를 확인하였다. 또한, 표면에너지 감소로 인하여 슬러리 내의 연마입자 및 연마잔여물 흡착이 감소하는 것을 확인 하였다. Potentiodynamic polarization과 EIS의 결과 분석으로부터 SAM이 증착된 표면의 부식전위와 부식전류밀도가 감소하며, 임피던스 값이 증가하는 것을 확인하였다. 본 연구에서는 컨디셔너 표면에 SAM을 증착 하였고, CMP 공정 중 발생하는 오염물의 흡착을 감소시킴으로써 CMP 연마 효율을 증가하는 동시에 컨디셔너 금속표면의 부식을 방지함으로써 내구성이 증가될 수 있음을 확인 하였다.

• 정보학연구
• /
• 제2권2호
• /
• pp.235-250
• /
• 1999

디지털 VLSI 소자 테스트는 소자 규격서에 정의 된 파라메터들을 최악의 환경 상태에서 소자가 설계된 기능들이 모두 동작하는 지를 보증하는 것이다. 통신용 VLSI 소자의 고집적화에 따른 제품의 신뢰성을 향상하는 것이 VLSI 소자 테스트에서 중요한 고려사항이 된다. 통신용 소자의 신뢰성 향상을 위해서 테스트 파라메터들이 증가되고 테스트 시간이 늘어난다. 데스트 종류는 크게 펑션 데스트, DC 파라메터 테스트 및 AC 파라메터 테스트로 나눌 수 있다 소자의 특성과 신뢰성을 분석하는 기존의 데스트 항목들 중에는 핀간 단락 또는 핀간 누설저항을 테스트하는 항목들이 없다. 본 논문은 핀간 현상을 모델링하고 현재의 DC 파라메터 테스트 방법을 수정하고 새로운 핀간 DC 파라메터들을 테스트하는 방법을 제안한다. 실제로 제품 테스트를 통해 테스트 방법의 수정과 추가에 따른 제품 테스트의 신뢰성 향상을 확인하였다.