• 제목/요약/키워드: 저 소비전력

검색결과 512건 처리시간 0.028초

저전력 소모를 위한 오토마타 기반의 실내/외 판단 컨텍스트 생성 모델 (Automata-based Context Generation Model for the Determination of Indoor/Outdoor for Low-Power Consumption)

  • 최용훈;최기용;이정원
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2013년도 추계학술발표대회
    • /
    • pp.482-485
    • /
    • 2013
  • 스마트폰에서 컨텍스트 생성에 관한 연구들과 저전력에 관한 연구들이 진행 중이지만 컨텍스트 생성시에 사용되는 전력 소비 때문에 어플리케이션 개발 시에 컨텍스트를 이용하기가 어렵다. 컨텍스트를 생성하는 연구에서는 컨텍스트 생성 시에 필요한 전력에 대한 연구와 필요 이상의 전력 소비 발생에 관해서는 언급한 바가 적고 진행되어온 저전력 연구는 대부분 디스플레이와 AP 프로세서에 치우쳐 있어 저전력 컨텍스트 생성에 적용하기 힘들다. 그렇기 때문에 컨텍스트 생성 시에 필요한 전력에 대한 측정과 컨텍스트 생성 시에 불필요한 전력 낭비가 일어나는지, 그리고 컨텍스트 생성 시 과다한 전력 소비가 일어났을 경우 효율성에 대해서 생각할 필요성이 있다. 따라서 본 논문에서는 컨텍스트 생성시에 전력 소비가 얼마나 일어나는지 측정하고, 컨텍스트 생성에 있어 불필요한 전력 소비가 일어나는지 측정한다. 이를 토대로 불필요한 전력 소비가 일어나는 부분에 적용할 저전력 기법을 제안한다.

저전력 CAD (Low Power CAD)

  • 박영수;박인학
    • 전자통신동향분석
    • /
    • 제12권5호통권47호
    • /
    • pp.95-106
    • /
    • 1997
  • 집적회로 설계에서 소비 전력은 집적도가 증가함에 따라서 중요한 설계 사양으로 전력 소비를 낮추기 위한 저전력 설계 기술에 대한 연구가 많이 진행되고 있다. 저전력 설계 기술은 소비 전력에 대한 정확한 예측 기술과 예측된 결과를 이용한 최적화 기술로 나뉘어 진다. 이들 기술은 논리 수준에서 많은 연구가 진행되었으며 현재, 효과적인 예측과 최적화가 가능한 행위 및 아키텍처 수준의 상위 수준에서 저전력 설계에 대한 연구가 진행되고 있다. 저전력 설계를 위한 최적화 기술, CAD 환경, 그리고 툴에 대하여 살펴보고 상위수준합성 시스템인 HYPER에 대하여 간략하게 소개한다

cnu_RTOS를 위한 저전력 기능의 구현 (Implementation of Low Power Function for cnu_RTOS)

  • 오승택;고영관;이철훈
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2013년도 제47차 동계학술대회논문집 21권1호
    • /
    • pp.13-16
    • /
    • 2013
  • 최근 Web 서비스, MP3, 동영상 재생, 무선통신 등 다양한 기능을 제공하는 스마트폰, 테블릿 PC와 같이 베터리로 동작하는 디지털 컨버젼스 기기들의 사용량이 증가되었고, 이러한 이동형 임베디드 기기들은 베터리 용량에 따라 사용시간이 제한된다. 그렇기 때문에 기기들의 평가항목 중 전력소모라는 성능지표가 대두되고 있으며, 소비전력을 낮추기 위한 저전력 기법이 전 세계적으로 연구되고 있다. 본 논문에서는 이동형 임베디드 기기에 사용 가능한 cnu_RTOS에 DPM(Dynamic Power Management)과 S3C2450에서 제공하는 DPM(Device Power Management)을 이용한 저전력 기능을 구현하여, 소비전력 감소율을 측정하였다.

  • PDF

저전력 셋톱박스를 위한 가상화 서비스 제공 방법 (A Method of Providing Virtualized Services for Set-Top Box with Low Power Mode)

  • 권은정;정의석;이현우;이용태
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2016년도 춘계학술발표대회
    • /
    • pp.412-413
    • /
    • 2016
  • 최근 그린IT가 주요 사업으로 급부상하면서 다양한 분야에서 소비전력 저감 관련 연구가 활발히 진행 중이다. 특히, 멀티미디어서비스 발전에 따라 '국내 셋톱박스가 2,000만대 이상 보급되었으나 미사용 대기시간에도 상당한 양의 전력을 소비하여 국가 전력 수급에 많은 영향을 주고 있어 이에 대한 해결방안이 시급히 요구되고 있는 상황이다. 방송 서비스 사업자는 방송 콘텐츠의 활용성 증대, H/W교체 주기 연장 및 소비전력 저감 등의 이점으로 인하여 저전력 모드를 지원하는 셋톱박스에 가상화 서비스 제공 기술을 적용하기 위한 방법을 또한 모색하고 있다. 본 논문은 셋톱박스의 발전 방향이 하이브리드화, 고기능/복합화 함으로써 소비전력이 더욱 증가하고 있으므로 셋톱박스의 소비전력 저감을 보장하고, 가상화 서비스를 제공하기 위한 고려사항과 에너지 효율성을 보장하는 방법을 제공한다.

저소비 전력을 위한 DDC기반의 디스플레이 시스템 제어 (DDC-Based Control of Display Systems for Low-Power Consumption)

  • 임현식;이인환
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
    • /
    • pp.673-675
    • /
    • 2004
  • 컴퓨터 시스템의 구성 요소인 디스플레이 시스템은 가장 많은 전력을 소모하는 장치이다. 디스플레이 시스템의 전력을 효과적으로 줄이기 위하여 이미지 제어, 주파수 제어 등이 있지만 가장 효과적인 것은 LCD 패널부와 백라이트(backlight)를 제어하는 것이다. 본 논문에서는 디스플레이 시스템에서 DDC(Display Data Channel)를 이용하여 패널과 백 라이트 전압 레벨을 조절하여 저전력을 구현하였다. 호스트(PC)에서 동작하는 응용프로그램의 작성과 호스트의 영령을 받아 처리할 수 있는 디스플레이부를 구현하였다. 데스크탑 컴퓨터와 15, 17인치 LCD(Liquid Crystal Display) 모니터에서 소비 전력을 측정하였으며, 2-86%정도의 소비 전력을 줄이는 결과를 확인하였다.

  • PDF

무선 TCP 환경에서 재전송 제어를 통한 저전력 전송기법 (A Power­aware Retransmission Mechanism in Wireless TCP Networks)

  • 김태현;차호정
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (3)
    • /
    • pp.367-369
    • /
    • 2003
  • 본 논문은 무선환경에서 TCP를 이용한 데이터 전송시 전력 소비를 감소시킬 수 있는 저전력 전송 기법을 제안한다. TCP 프로토플은 재전송, 그리고 혼잡제어 등의 기능을 통해 효율적이고 신뢰성있는 통신을 지원한다. 이러한 특성은 망상태가 악화될 경우 이동기기에서 과다한 재전송 및 혼잡제어를 일으켜 이동기기의 전력소비를 증가시키는 주요한 원인이 된다. 본 논문에서는 재전송 제어를 통해 이를 해결하고 제시된 기법이 기존의 프로토콜보다 전력 소비면에서 효율적임을 시뮬레이션을 통해 밝힌다.

  • PDF

H.264/AVC의 CAVLC 디코더를 위한 Coeff_Token 블록의 저면적 저전력 설계 (Low Power and Low Area Degign of Coeff_token block for CAVLC decoder of H.264/AVC)

  • 정대진;이강
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
    • /
    • pp.464-468
    • /
    • 2008
  • 본 논문은, H,264/AVC 비디오 코덱의 저전력용 CAVLC 디코더를 위한 coeff_token 회로의 면적을 최적화 한 설계를 제시한다. CAVLC 디코더의 전력 소비를 줄이기 위해서 coeff_token 회로에서의 메모리 참조 빈도수를 줄이는 여러 가지 방법이 제안되어 왔다. 본 논문에서는 기존의 저전력용으로 개발된 coeff_token 회로 중 가장 전력 소비가 낮은 방식의 메모리 구조와 수식 계산 회로를 변형시켜서 전력 소비를 같은 수준으로 유지하면서도 면적을 더욱 줄이는 방법을 제안한다. 본 연구결과를 삼성 0.18 um 공정을 대상으로 합성한 결과 기존 방식에 비해서 1.1% 면적이 줄어드는 성과를 거두었다.

  • PDF

소비 에너지 분석을 통한 이족로봇의 저전력 보행 보정 기법 (Low-Power Walking Compensation Method for Biped Robot Based on Consumption Energy Analysis)

  • 이창석;나두영;김용태
    • 한국지능시스템학회논문지
    • /
    • 제20권6호
    • /
    • pp.793-798
    • /
    • 2010
  • 본 논문에서는 소비 에너지 분석을 통한 이족보행로봇의 저전력 보행 보정 기법을 제안하였다. 먼저 이족 로봇의 보행 기본자세의 각 축별 소비 에너지를 분석하여 소비 에너지를 절감하는 기본 보행 자세를 구현하였다. 이족 로봇의 보행 기본자세를 무릎 구부리는 자세로 정하여 소비에너지를 줄이고, 무게중심을 낮추어 자세 안정성을 향상하였다. 이족로봇의 보행시 모터 전류를 측정하여 좌우 다리의 소비 전력을 분석하고, 이를 바탕으로 좌우 에너지 불균형을 제거하도록 보행 자세를 보정하였다. 보행 기본자세의 좌우 소비 전력을 고르게 분포시키게 자세를 보정함으로서 전체 소비 에너지를 감소시키고, 로봇의 좌우 자세 균형을 맞추어 보행시 안정성을 향상하였다. 제안한 소비 에너지 분석을 통한 저전력 보행 구현 방법은 임베디드시스템 기반의 소형 이족 로봇을 실제 제작하여 보행 실험을 통해 성능을 검증하였다.

고휘도 엘이디 섬광기를 적용한 해상용 등명기의 방열 특성에 관한 연구

  • 임민석;정태권
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2013년도 춘계학술대회
    • /
    • pp.31-33
    • /
    • 2013
  • 종래의 전구식 등명기의 경우 중량이 많이 나갈 뿐만 아니라 전구의 교체시기가 짧고 전력소모가 심하다는 문제가 있었다. 또한 5mm 포탄형 저휘도 LED램프의 경우에는 수명이 길고 저전력이라는 장점이 있으나, 근래에는 해상의 배후광이 높아져 개당 소비전력이 1W(와트) 이상인 고휘도 파워 LED를 광원으로서 채택하는 등명기가 등장하고 있는 실정이다. 그런데, 이러한 고휘도 파워 LED의 경우 종래의 포탄형 LED에 비하여 광도는 매우 높으나, 소비전력이 상대적으로 매우 높으며, 그에 따라 발열이 심하다는 문제가 있다. 따라서, 고휘도 파워 LED를 채용하여 등명기의 광도를 높이는 경우에는 반드시 방열 문제를 고려해야 한다. 그렇지 않으면, 고휘도 파워 LED의 발열로 인하여 제품이 안정적으로 구동할 수 없으며, 결국에는 관련 부품의 고장이나 파손으로 이어지기 때문이다. 본 연구는 종래의 전구식 램프나 저전력 포탄형 LED램프를 대체하여 고휘도 파워 LED램프를 광원으로 적용함에 있어, 등명기의 중량을 증가시키지 않는 구조로서 보다 효과가 우수한 방열기술을 개발하기 위한 것이다.

  • PDF

다중 문턱전압 CMOS를 이용한 저 전력 캐리 예측 가산기 설계 (Design of a Low-Power Carry Look-Ahead Adder Using Multi-Threshold Voltage CMOS)

  • 김동휘;김정범
    • 정보처리학회논문지A
    • /
    • 제15A권5호
    • /
    • pp.243-248
    • /
    • 2008
  • 본 논문은 다중 문턱전압 CMOS를 이용하여 저 전력 특성을 갖는 캐리 예측 가산기 (carry look-ahead adder)를 설계하였으며, 이를 일반적인 CMOS 가산기와 특성을 비교하였다. 전파 지연시간이 긴 임계경로에 낮은 문턱전압 트랜지스터를 사용하여 전파 지연시간을 감소시켰다. 전파 지연시간이 짧은 최단경로에는 높은 문턱전압 트랜지스터를 사용하여 회로전체의 소비전력을 감소시켰으며, 그 외의 논리블럭들은 정상 문턱전압의 트랜지스터를 사용하였다. 설계한 가산기는 일반적인 CMOS 회로와 비교하여 소비전력에서 14.71% 감소하였으며, 소비전력과 지연 시간의 곱에서 16.11%의 성능향상이 있었다. 이 회로는 삼성 $0.35{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.