• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.9-9
• /
• 2001

반도체 소자가 소형화 되면서 소자의 신뢰성을 유지하고 전력 소모를 줄이기 위해 기가-비트 DRAM의 동작 전압은 1.5V 이하로 줄어들 것으로 기대된다. 따라서 기가-비트 DRAM을 구현하기 위해 저전압 회로 설계 기술이 요구된다. 이 연구에서는 지금까지 발표된 저전압 DRAM 회로 설계 기술에 대한 조사결과를 기술하였고, 기가-비트 DRAM을 위해 4가지 종류의 저전압 회로 설계 기술을 새로이 제안하였다. 이 4가지 저전압 회로 설계 기술은 subthreshold 누설 전류를 줄이는 계층적 negative-voltage word-line 구동기, two-phase VBB(Back-Bias Voltage) 발생기, two-phase VPP(Boosted Voltage) 발생기와 밴드갭 기준전압 발생기에 대한 것인데, 이에 대한 테스트 칩의 측정 결과와 SPICE 시뮬레이션 결과를 제시하였다.

• 대한기계학회논문집A
• /
• 제32권1호
• /
• pp.1-6
• /
• 2008

This paper presents muscle-inspired serial digital actuators, achieving the improvement of the range-to-precision and range-to-voltage performance. We propose a weight-balanced design for the serial actuators with serpentine springs using serial arrangement of digital actuators. We have measured the displacement range, precision, and drive voltage at unit and serial actuation of 1Hz. The serial digital actuators produce a full range displacement of $28.44{\pm}0.02{\mu}m$, accumulating the unit displacement of $2.8{\pm}0.5{\mu}m$ at the operating voltage of $4.47{\pm}0.07V$. In addition, the serial digital actuators having the displacement precision of $37.94{\pm}6.26nm$ do not accumulate the precision of the unit actuators, $36.0{\pm}17.7nm$. We experimentally verify that the serial digital actuators achieve the range-to-squared-voltage ratio of $1.423{\mu}m/V^2$ and the range-to-precision ratio of 749.6.

• 전자공학회논문지SC
• /
• 제39권2호
• /
• pp.132-139
• /
• 2002

본 논문은 전원전압 감지기와 소비전력이 적은 SRAM 쓰기 구동기에 대한 것이다. 전원전압 감지기는 전원전압이 기준전압보다 높을 때는 하이, 낮을 때는 로우를 발생한다. 쓰기 구동기는 쓰기 사이클에서 동작 전류를 줄이기 위해 가변 구동력을 가진 이중 크기 구조를 사용하였다. 전원전압 감지 결과에 따라 로우일 경우에는 두개의 구동기를 동작하게 하여 기존과 구동능력이 같고 하이일 경우에는 한개의 구동기만 동작하여 전류를 반으로 흘리도록 하여 저전력을 구현하였다. 0.6㎛ 3.3v/5v, CMOS 모델 파라메타를 가지고 모의 실험한 결과, 제안한 SRAM회로는 Vcc=3.3V에서 기존과 비교하여 전력소모를 22.6%, PDP(Power- delay-product)를 12.7% 감소한 결과를 보였다.

• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.251-265
• /
• 2001

반도체 소자가 소형화 되면서 소자의 신뢰성을 유지하고 전력 소모를 줄이기 위해 기가-비트 DRAM의 동작 전압은 1.5V 이하로 줄어들 것으로 기대된다. 따라서 기가-비트 DRAM을 구현하기 위해 저전압 회로 설계 기술이 요구된다. 이 연구에서는 지금까지 발표된 저전압 DRAM 회로 설계 기술에 대한 조사결과를 기술하였고, 기가-비트 DRAM을 위해 4가지 종류의 저전압 회로 설계 기술을 새로이 제안하였다. 이 4가지 저전압 회로 설계 기술은 subthreshold 누설 전류를 줄이는 계층적 negative-voltage word-line 구동기, two-phase VBB(Back-Bias Voltage) 발생기, two-phase VPP(Boosted Voltage) 발생기와 밴드갭 기준전압 발생기에 대한 것인데, 이에 대한 테스트 칩의 측정 결과와 SPICE 시뮬레이션 결과를 제시하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.76-79
• /
• 2002

본 논문에서는 고성능 AC 서보 모터에 대하여 제어 시스템을 구현하고, 제어기를 설계한다. 하드 웨어구성은 모터 전용 저전압 DSP칩인 TMS320LF2407 칩을 이용한다. TMS320LF2407는 최근의 저전력 구동 추세에 따라 3.3V를 구동 전압으로 이용하는 DSP 칩이다 연산 처리 속도는 40MIPS로 빠른 연산 처리능력을 가지고 있지만 주변 소자들과의 인터페이스(보통 5V로 동작)와 노이즈에 대한 대책을 고려하여야 한다. 본 논문에서는 이러한 전압 호환과 노이즈를 가능한 제거한 서보 모터 제어기를 구성하며, 또한 유효 전압 인가시간의 관점에서 바라본 개선된 공간 벡터 PWM방식을 적용함으로써 계산과정과 프로그램을 간단히 하고, 전류제어를 소프트웨어 방식으로 처리하여 복잡한 하드웨어를 간략화 시키고자 한다 이런 과정에 의하여 앞으로 요구될 수 있는 고성능 다기능을 위한 효용성을 높이고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1020-1021
• /
• 2015

본 논문에서는 상용전압 AC 220V를 인가전압으로 사용하여 PMIC(Power Management IC)의 구동에 적합한 전압을 인가해주는 Pre-Regulator를 설계하였다. 설계된 Pre-Regulator는 상용전압을 사용하기 때문에 Device의 내압이 700V인 Magnachip $0.35{\mu}m$ BCD 공정을 이용하여 설계되었으며, 회로의 구성은 저전압 입력 보호 기능 및 JFET의 구동 제어를 위한 Under Voltage Lock Out(UVLO)회로, 전압조정기(Regulator)의 기준전압을 생성해주는 밴드갭 기준전압 발생(Bandgap Reference)회로, LDO(Low Drop Out)회로로 구성되어있다.

• 전기전자학회논문지
• /
• 제11권1호통권20호
• /
• pp.69-76
• /
• 2007

본 논문에서는 CMOS 공정기반의 BiCMOS LVDS 구동기를 설계하여 고속 I/O 인터페이스에 적용하고자 한다. 칩 면적을 줄이고 LVDS 구동기의 감내성을 향상시키기 위해 lateral 바이폴라 트랜지스터를 설계하여 LVDS 구동기의 바이폴라 스위칭으로 대체하였다. 설계된 바이폴라 트랜지스터는 20가량의 전류이득을 지니며, 설계된 LVDS 드라이버 셀 면적은 $0.01mm^2$로 설계되었다. 설계된 LVDS 드라이버는 1.8V의 전원 전압에서 최대 2.8Gb/s의 데이터 전송속도를 가진다. 추가적으로 ESD 현상을 보호하기 위해 새로운 구조의 ESD 보호 소자를 설계하였다. 이는 SCR구조에서 PMOS, NMOS의 턴-온 특성을 이용 낮은 트리거링 전압과 래치 업 현상을 최소화 시킬 수 있다. 시뮬레이션 결과 2.2V의 트리거링 전압과 1.1V의 홀딩 전압을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제40권9호
• /
• pp.1693-1698
• /
• 2015

본 논문은 이중 펄스 폭을 지닌 PFM(Pulse-Frequency Modulator) 부스트 변환기를 제안한다. 부스트 변환기의 구동 회로 구조는 밴드 갭 기준 전압 발생 회로와 이를 이용해 여러 가지의 기준 전압을 생성하는 기준 전압 발생 회로, 소프트 시동 회로, 에러 증폭기, 고속 전압 비교기, 인덕터 전류 센싱 회로, 펄스 폭 발생 회로로 구성되어있다. 변환기는 부하 전류 상태에 따라 서로 다른 최대 인덕터 전류 값을 갖도록 구성해 부하 범위를 넓히고, 출력 전압 리플을 감소하도록 했다. 제안된 PFM 부스트 변환기는 입력 전압으로 3.7V를 받고, 18V의 출력 전압을 생성한다. 구동 가능한 부하 전류는 0.1~300mA의 범위를 가진다. 모의실험 결과 저 부하 전류 동작 구간에서 0.43%, 고 부하 전류 동작 구간에서는 0.79%의 출력 전압 리플을 보였다. 변환기는 저 부하 구간에서 85%의 효율을 나타내며 20mA에서 86.4%로 최대의 효율을 나타냈다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1010-1011
• /
• 2015

최근 고효율 전력변환을 위해 LLC 공진형 하프브릿지 컨버터의 동기정류기에 대한 연구가 활발히 진행되고 있다. 기존 일반적인 다이오드 정류기를 사용하는 경우 출력전류에 비례하는 전력손실이 커서 대전력용으로 사용하기에는 적합하지 않다. 따라서 스위치를 이용한 동기정류기가 검토되고 있는데 동기정류기의 스위치를 구동시키기 위해서는 스위치를 구동시킬 수 있는 구동용 IC가 이용되고 있다. 동기정류기 구동 IC의 단점으로는 약 50%의 중부하 이하에서는 동작되지 않는 단점이 있어 이를 보완하기 위하여 변압기 1차측 전류를 검출하여 게이트 전압을 만들어 스위치를 구동시키는 회로를 제안하였다. 본 논문의 실험 결과 저전력 지점에서 동기정류기가 구동되었고 따라서 전력변환 효율은 기존의 다이오드 정류기에 비해 우수하며 효율개선효과가 있다는 것을 실험으로 보였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 추계학술대회
• /
• pp.83-85
• /
• 2018

저전력에 사용되는 Flyback 컨버터에서는 일반적으로 트랜스포머의 보조권선을 통하여 구동 IC에 필요로 하는 전력을 공급한다. 하지만, USB PD와 같이 5~20V의 넓은 출력전압을 가지는 경우 IC Vcc 정격 전압을 위하여 Linear regulator 사용이 필수적이나, 이는 소자발열 및 시스템 효율을 저하시킨다. 따라서, 본 논문에서는 출력전압 변동에 따라 변압기의 보조권선을 변환 시키는 회로를 제안하고자 한다.