• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.4
• /
• pp.9-9
• /
• 2001

반도체 소자가 소형화 되면서 소자의 신뢰성을 유지하고 전력 소모를 줄이기 위해 기가-비트 DRAM의 동작 전압은 1.5V 이하로 줄어들 것으로 기대된다. 따라서 기가-비트 DRAM을 구현하기 위해 저전압 회로 설계 기술이 요구된다. 이 연구에서는 지금까지 발표된 저전압 DRAM 회로 설계 기술에 대한 조사결과를 기술하였고, 기가-비트 DRAM을 위해 4가지 종류의 저전압 회로 설계 기술을 새로이 제안하였다. 이 4가지 저전압 회로 설계 기술은 subthreshold 누설 전류를 줄이는 계층적 negative-voltage word-line 구동기, two-phase VBB(Back-Bias Voltage) 발생기, two-phase VPP(Boosted Voltage) 발생기와 밴드갭 기준전압 발생기에 대한 것인데, 이에 대한 테스트 칩의 측정 결과와 SPICE 시뮬레이션 결과를 제시하였다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.32 no.1
• /
• pp.1-6
• /
• 2008

This paper presents muscle-inspired serial digital actuators, achieving the improvement of the range-to-precision and range-to-voltage performance. We propose a weight-balanced design for the serial actuators with serpentine springs using serial arrangement of digital actuators. We have measured the displacement range, precision, and drive voltage at unit and serial actuation of 1Hz. The serial digital actuators produce a full range displacement of $28.44{\pm}0.02{\mu}m$, accumulating the unit displacement of $2.8{\pm}0.5{\mu}m$ at the operating voltage of $4.47{\pm}0.07V$. In addition, the serial digital actuators having the displacement precision of $37.94{\pm}6.26nm$ do not accumulate the precision of the unit actuators, $36.0{\pm}17.7nm$. We experimentally verify that the serial digital actuators achieve the range-to-squared-voltage ratio of $1.423{\mu}m/V^2$ and the range-to-precision ratio of 749.6.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.39 no.2
• /
• pp.132-139
• /
• 2002

This paper describes a supply voltage detector and SRAM write driver circuit which dissipates small power. The supply voltage detector generates high signal when supply voltage is higher than reference voltage, but low signal when supply voltage is lower than reference voltage. The write driver utilizes two same-sized drivers to reduce operating current in the write cycle. In the case of lower supply voltage comparing to Vcc, both drivers are active the same as conventional write driver, while in the case of high Vcc only one of two drivers are active so as to deliver the half of the current. As a result of simulation using 0.6${\mu}{\textrm}{m}$ 3.3v/5v, CMOS model parameter, the proposed SRAM scheme shows a 22.6% power reduction and 12.7% PDP reduction at Vcc=3.3V, compared to the conventional one.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.4
• /
• pp.251-265
• /
• 2001

As the device scaling proceeds, the operating voltage(VDD) of giga-bit DRAMs is expected to be reduced to 1.5V or down, fir improving the device reliability and reducing the power dissipation. Therefore the low-voltage circuit design techniques are required to implement giga-bit DRAMs. In this work, state-of-art low-voltage DRAM circuit techniques are reviewed, and four kinds of low-voltage circuit design techniques are newly proposed for giga-bit DRAMs. Measurement results of test chips and SPICE simulation results are presented for the newly proposed circuit design techniques, which include a hierarchical negative-voltage word-line driver with reduced subthreshold leakage current, a two-phase VBB(Back-Bias Voltage) generator, a two-phase VPP(Boosted Voltage) generator and a bandgap reference voltage generator.

• Proceedings of the KIEE Conference
• /
• 2002.11d
• /
• pp.76-79
• /
• 2002

본 논문에서는 고성능 AC 서보 모터에 대하여 제어 시스템을 구현하고, 제어기를 설계한다. 하드 웨어구성은 모터 전용 저전압 DSP칩인 TMS320LF2407 칩을 이용한다. TMS320LF2407는 최근의 저전력 구동 추세에 따라 3.3V를 구동 전압으로 이용하는 DSP 칩이다 연산 처리 속도는 40MIPS로 빠른 연산 처리능력을 가지고 있지만 주변 소자들과의 인터페이스(보통 5V로 동작)와 노이즈에 대한 대책을 고려하여야 한다. 본 논문에서는 이러한 전압 호환과 노이즈를 가능한 제거한 서보 모터 제어기를 구성하며, 또한 유효 전압 인가시간의 관점에서 바라본 개선된 공간 벡터 PWM방식을 적용함으로써 계산과정과 프로그램을 간단히 하고, 전류제어를 소프트웨어 방식으로 처리하여 복잡한 하드웨어를 간략화 시키고자 한다 이런 과정에 의하여 앞으로 요구될 수 있는 고성능 다기능을 위한 효용성을 높이고자 한다.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1020-1021
• /
• 2015

본 논문에서는 상용전압 AC 220V를 인가전압으로 사용하여 PMIC(Power Management IC)의 구동에 적합한 전압을 인가해주는 Pre-Regulator를 설계하였다. 설계된 Pre-Regulator는 상용전압을 사용하기 때문에 Device의 내압이 700V인 Magnachip $0.35{\mu}m$ BCD 공정을 이용하여 설계되었으며, 회로의 구성은 저전압 입력 보호 기능 및 JFET의 구동 제어를 위한 Under Voltage Lock Out(UVLO)회로, 전압조정기(Regulator)의 기준전압을 생성해주는 밴드갭 기준전압 발생(Bandgap Reference)회로, LDO(Low Drop Out)회로로 구성되어있다.

• Journal of IKEEE
• /
• v.11 no.1 s.20
• /
• pp.69-76
• /
• 2007

This paper presents the design of LVDS (Low-Voltage-Differential-Signaling) transmitter for Gb/s-per-pin operation. The proposed LVDS transmitter is designed using BiCMOS technology, which can be compatible with CMOS technology. To reduce chip area and enhance the robustness of LVDS transmitter, the MOS switches of transmitter are replaced with lateral bipolar transistor. The common emitter current gain($\beta$) of designed bipolar transistor is 20 and the cell size of LVDS transmitter is $0.01mm^2$. Also the proposed LVDS driver is operated at 1.8V and the maximum data rate is 2.8Gb/s approximately In addition, a novel ESD protection circuit is designed to protect the ESD phenomenon. This structure has low latch-up phenomenon by using turn on/off character of P-channel MOSFET and low triggering voltage by N-channel MOSFET in the SCR structure. The triggering voltage and holding voltage are simulated to 2.2V, 1.1V respectively.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.40 no.9
• /
• pp.1693-1698
• /
• 2015

This paper proposed a PFM(pulse-frequency modulator) boost converter which has dual pulse-width. The PFM boost converter is composed of BGR(band gap voltage reference generating circuit), voltage reference generating circuit, soft-start circuit, error amplifier, high-speed comparator, inductor current sensing circuit and pulse-width generator. Converter has different inductor peak current so it has wider load current range and smaller output voltage ripple. Proposed PFM boost converter generates 18V output voltage with input voltage of 3.7V and it has load current range of 0.1~300mA. Simulation results show 0.43% output voltage ripple at ligh load mode and 0.79% output voltage ripple at heavy load mode. Converter has efficiency 85% at light lode mode and it has maximum 86.4% at 20mA load current.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1010-1011
• /
• 2015

최근 고효율 전력변환을 위해 LLC 공진형 하프브릿지 컨버터의 동기정류기에 대한 연구가 활발히 진행되고 있다. 기존 일반적인 다이오드 정류기를 사용하는 경우 출력전류에 비례하는 전력손실이 커서 대전력용으로 사용하기에는 적합하지 않다. 따라서 스위치를 이용한 동기정류기가 검토되고 있는데 동기정류기의 스위치를 구동시키기 위해서는 스위치를 구동시킬 수 있는 구동용 IC가 이용되고 있다. 동기정류기 구동 IC의 단점으로는 약 50%의 중부하 이하에서는 동작되지 않는 단점이 있어 이를 보완하기 위하여 변압기 1차측 전류를 검출하여 게이트 전압을 만들어 스위치를 구동시키는 회로를 제안하였다. 본 논문의 실험 결과 저전력 지점에서 동기정류기가 구동되었고 따라서 전력변환 효율은 기존의 다이오드 정류기에 비해 우수하며 효율개선효과가 있다는 것을 실험으로 보였다.

• Proceedings of the KIPE Conference
• /
• 2018.11a
• /
• pp.83-85
• /
• 2018

저전력에 사용되는 Flyback 컨버터에서는 일반적으로 트랜스포머의 보조권선을 통하여 구동 IC에 필요로 하는 전력을 공급한다. 하지만, USB PD와 같이 5~20V의 넓은 출력전압을 가지는 경우 IC Vcc 정격 전압을 위하여 Linear regulator 사용이 필수적이나, 이는 소자발열 및 시스템 효율을 저하시킨다. 따라서, 본 논문에서는 출력전압 변동에 따라 변압기의 보조권선을 변환 시키는 회로를 제안하고자 한다.