• Journal of the Korean Vacuum Society
• /
• v.5 no.4
• /
• pp.359-364
• /
• 1996

$SrTiO_3$ thin films were deposited on Pt/Ti/$SiO_2$/Si substrates at low temperatures below $300^{\circ}C$ by r.f. magnetron sputtering. The materials and the electrical properties of the deposited films were investigated with controlling deposition parameters such as substrate temperature(T_s) and positive substrate d.c. bias voltage. Stoichiometric $SrTiO_3$ films were obtained at Ts of $300^{\circ}C$, but Sr content in the film was less than that of a target when Ts was lower than $300^{\circ}C$, resulting in poor electrical properties. By introducing a positive substrate d.c. bias during deposition, the crystallinity and the dielectric properties of the films were markedly improved. 400 nm thick $SrTiO_3$, films deposited at $300^{\circ}C$ with a positive substrate d.c. bias of 20V showed a columnar structure with <211> crystallographic direction and a dielectric constant of 98.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2003.11a
• /
• pp.80-83
• /
• 2003

본 연구에서는 고온 솔더 범프와 저온 솔더 패드를 이용하여 $140^{\circ}C$에서 1분간의 리플로 공정을 통해 접합에 성공하였다. 고온 솔더 범프로 Sn-4.0Ag-0.5Cu 솔더 볼을 사용하였고, 저온 솔더는 In-48Sn $(mp:\;117^{\circ}C)$ 솔더를 기판에 evaporation 방법으로 두께 $20\;{\mu}m$의 패드 형태로 증착하였다. $140^{\circ}C$에서 1분간의 리플로 공정을 통해 칩과 기판을 접합하였으며, 접합 단면을 관찰해 본 결과 저온 솔더가 녹아 고온 솔더에 wetting된 것을 관찰하였다. 이 시편을 상온에서 시효처리를 실시한 결과 시간의 경과에 따라 저온 솔더와 고온 솔더가 상호 확산하여 약 $40\;{\mu}m$였던 확산층의 범위가 점차 증가하는 것을 관찰할 수 있었다. 또한, 리플로 공정변수에 따른 솔더의 미세구조 변화 및 ball shear strength등의 기계적 특성에 대해 고찰하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.338-338
• /
• 2013

Monolithic three-dimensional integrated circuits (3D-ICs) 구현 시 bonding 과정에서 발생되는 aluminum (Al) 이나 copper (Cu) 등의 interconnect metal의 확산, 열적 스트레스, 결함의 발생, 도펀트 재분포와 같은 문제들을 피하기 위해서는 저온 공정이 필수적이다. 지금까지는 polymer 기반의 bonding이나 Cu/Cu와 같은 metal 기반의 bonding 등과 같은 저온 bonding 방법이 연구되어 왔다. 그러나 이와 같은 bonding 공정들은 공정 시 void와 같은 문제가 발생하거나 공정을 위한 특수한 장비가 필수적이다. 반면, 두 물질의 합금을 이용해 녹는점을 낮추는 eutectic bonding 공정은 저온에서 공정이 가능할 뿐만 아니라 void의 발생 없이 강한 bonding 강도를 얻을 수 있다. Aluminum-germanium (Al-Ge) 및 aluminum-indium (Al-In) 등의 조합이 eutectic bonding에 이용되어 각각 $424^{\circ}C$ 및 $454^{\circ}C$의 저온 공정을 성취하였으나 여전히 $400^{\circ}C$이상의 eutectic 온도로 인해 3D-ICs의 구현 시에는 적용이 불가능하다. 이러한 metal 조합들에 비해 indium (In)과 tin (Sn)은 각각 $156^{\circ}C$ 및 $232^{\circ}C$로 굉장히 낮은 녹는점을 가지고 있기 때문에 In-Sn 조합은 약 $120^{\circ}C$ 정도의 상당히 낮은eutectic 온도를 갖는다. 따라서 본 연구팀은 In-Sn 조합을 이용하여 $200^{\circ}C$ 이하에서monolithic 3D-IC 구현 시 사용될 eutectic bonding 공정을 개발하였다. 100 nm SiO2가 증착된 Si wafer 위에 50 nm Ti 및 410 nm In을 증착하고, 다른Si wafer 위에 50 nm Ti 및 500 nm Sn을 증착하였다. Ti는 adhesion 향상 및 diffusion barrier 역할을 위해 증착되었다. In과 Sn의 두께는 binary phase diagram을 통해 In-Sn의 eutectic 온도인 $120^{\circ}C$ 지점의 조성 비율인 48 at% Sn과 52 at% In에 해당되는 410 nm (In) 그리고 500 nm (Sn)로 결정되었다. Bonding은 Tbon-100 장비를 이용하여 $140^{\circ}C$, $170^{\circ}C$ 그리고 $200^{\circ}C$에서 2,000 N의 압력으로 진행되었으며 각각의 샘플들은 scanning electron microscope (SEM)을 통해 확인된 후, 접합 강도 테스트를 진행하였다. 추가로 bonding 층의 In 및 Sn 분포를 확인하기 위하여 Si wafer 위에 Ti/In/Sn/Ti를 차례로 증착시킨 뒤 bonding 조건과 같은 온도에서 열처리하고secondary ion mass spectrometry (SIMS) profile 분석을 시행하였다. 결론적으로 본 연구를 통하여 충분히 높은 접합 강도를 갖는 In-Sn eutectic bonding 공정을 $140^{\circ}C$의 낮은 공정온도에서 성공적으로 개발하였다.

• Korean Journal of Materials Research
• /
• v.6 no.5
• /
• pp.475-482
• /
• 1996

초음파분무를 이용한 MOCVD법으로 강유전 BaTiO3 박막을 제조하였다. 초음파 분무 MOCVD법은 비교적 저온에서도 후열처리없이 결정화된 박막의 제조가 가능하다. 증착한 박막은 기판온도가 증가할수록 (110) 우선 배향성을 가졌으며, 기판온도에 따라서 서로 다른 결정상을 나타내었다. 기판온도가 55$0^{\circ}C$인 경우에 증착한 박막은 결정화가 완전히 진행되지 않았으며, 결정립의 크기도 매우 작아 상온에서 입방정상의 특성을 보였다. $600^{\circ}C$에서 증착한 박막은 결정화가 진행되어 입자의 크기는 성장하였으나 의사 입방정상을유지하고 있었다. 반만 $650^{\circ}C$에서 증착한 박막은 결정화뿐만 아니라 주상으로 성장하여 수직 방향으로는 박막 두께의 크기를 가져 CV 특성에서 이력곡선을 보였으며, 정전용량의 온도 변화에 따른 특성에서도 상전이의 특성을 나타내었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.169-169
• /
• 2003

실리콘 절연막은 반도체 및 디스플레이 소자의 gate 절연막과 보호막으로, 그리고 배선공정에서는 층간절연막(ILD, Inter Layer Dielectric)으로 사용하는데, 주로 IPCVD, PECVD, APCVD법에 의하여 증착되고 있다. 그러나 이러한 방법들은 반도체 소자의 고집적화가 진행됨에 따라 증착온도와 step coverage 및 물성 이 문제점으로 대두되고 있다. 이러한 문제점들을 해결할 수 있는 원자층 증착(ALD, Atomic Layer Deposition)기술은 기판 표면에서의 self-limiting reaction을 통해 매우 얇은 박막을 형성할 수 있고, 두께 및 조성 제어를 정확히 할 수 있으며, 복잡한 형상의 기판에서도 우수한 step coverage를 얻을 수 있어 초미세패턴의 형성과 매우 얇은 두께에서 균일한 물리적, 전기적 특성이 요구되는 초미세 반도체 공정에 적합하다. 또 저온에서 증착이 가능해 유리를 기판으로 사용하는 TFT-LCD소자의 gate 절연막에 적용이 가능하다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.26-26
• /
• 2007

ALD는 저온 증착과 대면적에의 증착 균일도에 있어 디스플레이 소자의 제조에 유용한 특성을 지니고 있다. ZnO TFT는 차세대 디스플레이의 구동 소자의 한 후보로, 본 연구에서는 기존의 다른 연구와는 달리 ALD를 이용한 ZnO TFT의 제조에 관해 연구하였다. ZnO를 sputtering과 ALD 두가지 방법으로 증착하여 각각의 물성 및 전기적 특성 연구를 진행하였다. ALD ZnO의 경우 TEZ와 물을 이용한 증착방법으로는 높은 캐리어 농도로 인해 TFT에의 적용이 어려웠으므로 질소 도핑을 통해 캐리어 농도를 조절하여 소자 특성을 확보할 수 있었다. 이 경우 $I_{off}$, $I_{on}/I_{off}$, mobility, sub-threadshold swing 등과 같은 특성이 매우 향상됨을 확인하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.51.1-51.1
• /
• 2010

이번 연구에서는 저온 용액공정을 이용하여p-type 반도체로 많이 사용되고 있는 $Cu_xS$를 기판 위에 증착하여 그 특성을 분석하였다. $Cu_xS$는 x의 값에 따라 다섯가지의 결정구조를 가지는데 CuS, $Cu_{1.75}S$, $Cu_{1.8}S$, $Cu_{1.95}S$, $Cu_2S$ 들이 그것이다. 태양전지에서 p형 반도체로 중요한 역할을 담당하고 있는 $Cu_xS$는 cell에서 사용되었을 때 energy bandgap이 1.2-2.5eV일 때 가장 좋은 특성을 나타낸다. 이번 연구에서는 특히 조성에 따라서 물리적, 광학적으로 어떤 특성을 나타내는지에 대하여 XRD, SEM, Uv-vis 등의 분석을 해보았다. XRD의 경우 농도가 높아질수록 peak의 intensity는 커지지만 어느 농도 이상부터는 Cu가 Oxide화 되는 것을 관찰할 수 있었다. SEM image의 경우에는 조성에 따른 포면의 상태를 분석해보았다. 조성에 따른energy bandgap을 알아보기 위해서는 Uv-vis을 측정하였으며 이를 이용하여 증착된 박막의 투과도 역시 함께 분석해보았다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2011.11a
• /
• pp.84.1-84.1
• /
• 2011

Typical solid oxide fuel cells (SOFCs) have limited applications because they operate at high temperature due to low ionic conductivity of electrolyte. Thin film solid oxide fuel cell with yttria stabilized zirconia (YSZ) electrolyte is developed to decrease operating temperature. Pt/YSZ/Pt thin film SOFC was fabricated on anodic aluminum oxide (AAO). The crystalline structure of YSZ electrolyte by sputter is heavily depends on the roughness of porous Pt layer, which results in pinholes. To deposit YSZ electrolyte without pinholes and electrical shortage, it is necessary to deposit smoother and denser layer between Pt anode layer and YSZ layer by sputter. Atomic Layer Deposition (ALD) technique is used to deposit pre-YSZ layer, and it improved electrolyte quality. 300nm thick Bi-layered YSZ electrolyte was successfully deposited without electrical shortage.

• Korean Journal of Optics and Photonics
• /
• v.22 no.2
• /
• pp.90-95
• /
• 2011

We propose a super-thin and light-weight liquid crystal cell, in which glass substrates are eliminated and polarizers are used as substrates. We fabricate a polarizer substrate by depositing a-SiOX as a buffer layer, indium-tin-oxide as a transparent conducting layer, and a-SiOX as an alignment layer on a polarizer sequentially at a low temperature. We use the ion-beam method to align liquid crystals on polarizer substrates.

• Journal of the Korean Vacuum Society
• /
• v.6 no.1
• /
• pp.44-49
• /
• 1997

AIN thin films were deposited on silicon and glass substrates by sputtering Al target and introducing mixed gases of argon and nitrogen into reactive RF magnetron sputter. The substrate was not heated to protect the PC (polycarbonate) substrate and the micro-sized pregroove morphology on the surface of PC substrate. But its temperature was around $100^{\circ}C$ due to the self-heating by plasma. The crystallinity, cross-section morphology and refractive index were characterized by changing various deposition parameters.