• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.37-39
• /
• 2003

내장형 시스템의 개발에 있어서 자원의 효율적인 활용과 정확한 설계를 위해 SystemC를 이용한 통합설계 방식이 많이 사용되고 있다. 하지만 시스템이 점점 복잡해지면서 단순한 언어차원에서의 개발 뿐 아니라 개발 이전에 시스템의 정확성을 검증해야 할 필요성이 대두되었다. 이를 위해 정형기법 및 테스팅과 같은 방법을 사용하게 되었다. 본 논문에서는 SystemC로부터 정형기법 도구인 VIS의 입력 언어인 BLIF-MV로 자동 변환하는 알고리즘을 제시하고, SystemC 코드의 자동 검증 방법을 제시하고 실제 시스템에 적용해 보았다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.05a
• /
• pp.557-560
• /
• 2015

자동초점이란 영상을 획득하는 시스템에서 고정된 촬상면에 자동으로 초점이 맺히도록 렌즈를 구동시키는 방식으로 컴퓨터비전과 카메라 등에서 매우 중요하게 사용된다. 소형 카메라의 경우 자동초점에서 렌즈구동부인 actuator의 기술은 대량생산이 이용이하고, 위치센서가 불필요하며, 회로구성이 용이한 VCM방식이 널리 사용되고 있으며, 구동의 안정성에 비해 크기와 소음이 큰 스테핑모터 방식, 크기는 가장 작지만 납 함유문제 및 습도 취약성을 갖는 피에조 방식이 있다. 그 외에 액체렌즈방식이 있는데, 소형 구조에 저전력의 장점이 있지만 화질 및 신뢰성 검증 그리고 고압이 필요한 특징을 가지는 구조도 있다. 본 논문에서 5Mpixel급 이미지 센서를 통해 획득한 영상의 선예도를 이용하여 VCM의 actuator처럼 액체렌지를 제어하여 자동으로 초점을 맞추는 제어방식을 구현하고 검증하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11c
• /
• pp.1543-1546
• /
• 2003

잘못된 명세로 인한 자원의 손실을 악기 위해서는 반드시 명세에 대한 검증이 필요하다. 객체지향 모델링 언어의 표준인 UML은 각각의 다이어그램이 사용자의 요구사항을 정확히 반영하고 있는지를 검증하기가 매우 어렵다. 본 논문은 UML의 여러 다이어그램 중 상태 다이어그램(Statechart Diagram)의 명세에 발생해서는 안되는 상태 또는 발생할 수 없는 상태와 같은 오류의 존재여부 등의 정확성을 검증하기 위해 CTL을 이용한 정형검증도구인 SMV를 이용한다. 이를 위해 UML의 상태 다이어그램에서 상태 정보와 상태 천이 정보를 추출하여 SMV로 변환하는 규칙을 찾아내어 UML의 상태 다이어그램의 정확성 검증을 수행하는 방법을 제안하고 자동으로 변환하는 툴을 설계한다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.25 no.4
• /
• pp.17-27
• /
• 2020

In this paper, we proposed verification methods to prove the effectiveness of automatic test equipment (ATE) for weapon systems. Since the test results from the unproven ATE is not reliable and its use is limited as objective data, it is essential to verify the test equipment in order to guarantee the quality level of the unit under test (UUT). Through the suggested methods, it is applied to the ATE of the tactical information communications network (TICN) system to confirm the verification results and to describe the validation results.

• Proceedings of the Computational Structural Engineering Institute Conference
• /
• 2009.04a
• /
• pp.344-347
• /
• 2009

건축, 토목 분야의 정보 교환을 위한 표준으로 주목받고 있는 BIM 모델의 국제 표준인 IFC 표준을 위해, 소프트웨어가 IFC 표준에 맞게 유효한 정보를 입출력 하도록 도와주고, IFC 파일이 표준에 맞는지 검증할 수 있는 모듈을 개발했다. 특히, 지역별 및 국가별 상황에 맞게 BIM 모델을 수정하거나 확장해 사용하도록 권고하고 있는 상황에서 다양한 확장 IFC 표준을 효과적으로 지원할 수 있도록 IFC 표준을 정의하는 EXPRESS 언어로부터, 객체 지향 언어를 위한 소프트웨어 개발 라이브러리를 자동으로 생성하고, 해당 SDK를 활용해 IFC 모델을 검증하는 라이브러리를 자동으로 생성하며, IFC 파일을 검증할 수 있는 독립적인 실행 파일도 자동으로 생성할 수 있도록 했다. 또한 객체 지향 라이브러리를 사용함으로써 주어진 IFC 모델을 효과적으로 문서화 할 수 있도록 HTML 생성 도구를 개발하거나 3차원 형상 확인이 가능하도록 VRML 생성 도구를 개발하는 등의 작업이 쉽게 이뤄짐을 확인했다. 이렇게 자동화된 BIM 소프트웨어 개발 도구는 IFC 모델의 수정이나 확장을 고려하는 BIM 소프트웨어 개발 프로젝트의 생산성을 향상시키고, 해당 시스템의 운영에 신뢰도를 높이는 것은 물론이며, 향후 국내 실정에 맞게 운영될 BIM 인증 제도에도 활용하면 기존의 수작업 방식 인증제도에 비해 인증에 걸리는 시간과 비용을 줄이는 것은 물론 인증 자체의 객관성과 정확성, 투명성과 신뢰성을 높일 수 있을 것으로 기대된다.

• The KIPS Transactions:PartA
• /
• v.12A no.7 s.97
• /
• pp.563-570
• /
• 2005

Hardware and software codesign framework called PeaCE(Ptolemy extension as a Cod sign Environment) allows to express both data flow and control flow. To formally verify an fFSM specification which expresses control flow in PeaCE, the step semantics of the model was defined. In this paper, we introduce the automatic verification tool developed by formal semantics of previous work. This tool uses the SMV as inner model checker md, through our tool, users can formally verify some important bugs such as race condition, ambiguous transition, and circulartransition without directly writing logical formulae.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.42 no.5
• /
• pp.398-405
• /
• 2014

Recently the embedded software has been widely applied to the safety-critical systems in aviation and defense industries, therefore, the higher level of reliability, availability and fault tolerance has become a key factor for its implementation into the systems. The integrity of the software can be verified using the static analysis tools. And recent developed static analysis tool can evaluate code integrity through the mathematical analysis method. In this paper we detect the autocode error and violation of coding rules using the formal verification tool, Polyspace(R). And the fundamental errors on the flight control law model have been detected and corrected using the formal verification results. As a result of verification process, FBW helicopter control law autocode can ensure code integrity.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.9 no.5
• /
• pp.1139-1144
• /
• 2008

In this paper, we propose an automatic generation method of transaction level(TL) model from algorithmic model to verify system specification fast and effectively using virtual platform. The TL virtual platform including structural properties such as timing, synchronization and real-time is one of the effective verification frameworks. However, whenever change system specification or HW/SW mapping, we must rebuild virtual platform and additional design/verification time is required. And the manual description is very time-consuming and error-prone process. To solve these problems, we build TL library which consists of basic components of virtual platform such as CPU, memory, timer. We developed a set of design/verification tools in order to generate a virtual platform automatically. Our tools generate a virtual platform which consists of embedded real-time operating system (RTOS) and hardware components from an algorithmic modeling. And for communication between HW and SW, memory map and device drivers are generated. The effectiveness of our proposed framework has been successfully verified with a Joint Photographic Expert Group (JPEG) and H.264 algorithm. We claim that our approach enables us to generate an application specific virtual platform $100x{\tims}1000x$ faster than manual designs. Also, we can refine an initial platform incrementally to find a better HW/SW mapping. Furthermore, application software can be concurrently designed and optimized as well as RTOS by the generated virtual platform

• Proceedings of the Korea Water Resources Association Conference
• /
• 2008.05a
• /
• pp.329-333
• /
• 2008

본 연구에서는 도플러 방식 초음파유속계(ADVM, Acoustic Doppler Velocity Meter) 및 이동시간차방식 초음파유속계(UVM, Ultrasonic Velocity Meter)의 유량자료 검증을 위해 두 가지 방식이 적용된 한강대교와 여주대교의 2007년 운영성과를 검토하고 측정된 결과분석을 통해 자동유량측정시설의 유량측정자료를 검증하였다. 측정된 유량의 검증을 위해 평 저수시 유속계 측정 및 이동 ADCP법에 의한 연속 유량측정결과와 비교하였으며, 또한 봉부자를 이용한 측정결과와의 비교를 통해 홍수시 측정결과를 검토하였다. 또한 댐방류량, 하수처리장 방류량, 각종 취수량을 이용한 물수지 분석을 통해 자동유량측정에 의해 산정된 유출량과 비교하였다. ADVM 방식이 적용된 한강대교의 조위영향에 따른 수위변화를 고려하여 한 주기에 대한 측정을 수행하여 이를 비교한 결과, 흐름이 정체되는 일부구간의 측정결과를 제외하면 대부분 상대오차가 10% 내외가 발생하는 것으로 나타났다. 또한 월별 물수지 분석을 수행한 결과, 설치초기 시스템 안정화작업으로 인해 결측이 많이 발생한 $3{\sim}4$월을 제외하면 10%내외의 오차가 발생하였으며, 홍수기인 $6{\sim}7$월 사이에는 $1.9{\sim}5.5%$의 상대오차를 보여 자동유량측정시설의 측정결과가 매우 양호한 것으로 나타났다. 여주대교의 UVM 방식의 경우 측정장비의 안정화가 이루어진 5월부터 9월까지의 측정결과는 수위유량관계곡선으로 산정된 유량과 비교하였을 때 10%내외의 상대오차를 보인 것으로 나타났다. 아울러 월별 물수지 분석결과에서도 결측이 많이 발생한 5월의 23.7%의 오차를 제외하면, $5{\sim}10%$내의 오차를 보인 것으로 나타났으며 홍수기인 $6{\sim}8$월의 경우 5%이내의 오차가 발생한 것으로 나타났다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.4
• /
• pp.73-79
• /
• 2007

In this paper the proposed transactor is customized and a generator which roles of automatically generating the transactor according to DUT(Design Under Test)'s input and output is implemented. The customized transactor is designed by rearranging the signals of depending on DUT and transactor protocol which consists of signals of the PCI interface between host computer and FPGA(Field Programmable Gate Array). The implemented automatic generator of transactor generates a Verilog code of transactor by adding DUT's information about input and output ports. Performance and normal working of the generated transactor has been verified by experiments with some verified hardware IPs. Also, an efficiency of the transactor has been verified by comparing with user's manually designed transactor and generated transactor. Moreover, the generator's flexibility has been verified for DUT's information of variable input and output. In case of using the implemented generator, a design time of transactor is reduced.