• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.363-364
• /
• 2009

For the application of superconductor technology, we need critical properties of superconductors such as a critical current ($I_c$). $I_c$ is varied as processing method by action of flux pinning center. Our research activities are reported on the establishment of standard measurement method for critical current in coated conductor. And then, we researched pre-studies for standardization of critical current evaluation method using IEC/TC 90 standard.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.3 no.1
• /
• pp.229-234
• /
• 1999

We analyzed the reliability characteristics in platinum schottky diodes with variations of n-type silicon substrates concentrations and temperature variations of measurements. The parameters of reliability measurement analysis are saturation current. turn-on voltage and ideality factor in the forward bias, the breakdown voltage in the reverse bias with device shapes. The shape of devices are square type and long rectangular type for edge effect. As a result, we analyzed that the forward turn-on voltage, barrier height, dynamic resistance and reverse breakdown voltage were decreased but ideality factor and saturation current were increased by increased concentration in platinum and n-silicon junction parts. In measurement temperature(RT, $50^{\circ}C$, $75^{\circ}C$), the extracted electrical parameter values of reliability characteristics were increased at the higher temperature under the forward and reverse bias. The long rectangular type devices were more decreased than the square type in reverse breakdown voltage by tunneling effects of edge part.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.10
• /
• pp.2509-2515
• /
• 2014

In this paper, the conventional vertical structure for VLSI circuits CMOS intend to improve the stress effects of active region and built-in threshold voltage. For these improvement, the proposed structure is shallow trench isolation of moat shape. We want to analysis the electron concentration distribution, gate bias vs energy band, thermal stress and dielectric enhanced field of thermal damage between vertical structure and proposed moat shape. Physically based models are the ambient and stress bias conditions of TCAD tool. As an analysis results, shallow trench structure were intended to be electric functions of passive as device dimensions shrink, the electrical characteristics influence of proposed STI structures on the transistor applications become stronger the potential difference electric field and saturation threshold voltage, are decreased the stress effects of active region. The fabricated device of based on analysis results data were the almost same characteristics of simulation results data.

• Proceedings of the KIEE Conference
• /
• 2001.07b
• /
• pp.681-683
• /
• 2001

다수의 Bi-2223테이프로 구성된 고온 초전도모델전력케이블의 통전손실을 조사하였다. 전력케이블의 임계전류는 각각 테이프의 임계전류가 유사하다할지라도 전류리드-테이프사이의 접속저항으로부터 기인하는 불균일 전류분포 때문에 전압리드의 접촉위치에 의존하였으며, 전력케이블의 통전손실은 전압리드의 접촉위치 및 전류의 주파수에 무관하였다. 따라서 전력케이블의 통전손실은 케이블의 상이한 임계전류에 영향을 받지 않으며, 전류의 주파수는 각각 테이프에 흐르는 전류분포에 영향을 미치지 않음을 의미한다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.465-466
• /
• 2015

배터리 관리시스템(BMS;battery management system)의 중요 고려요소인 SOC(state-of-charge) 및 SOH(state-of-health)의 전기적 등가회로 모델 기반 고성능 추정의 전제 조건은 배터리 단자전압의 안정된 실험데이터 확보이다. 그러나, 예상치 않은 에러로 인해 배터리 단자전압에 노이즈 성분이 포함될 경우 SOC 및 SOH 추정알고리즘의 성능저하가 우려된다. 이를 위해, 본 논문은 이산 웨이블릿 변환(DWT;discrete wavelet transform)의 다해상도 분석(MRA;multi resolution analysis) 레벨에 따른 디노이징 최적 성능을 소개하고자 한다. 하드 임계화(hard-thresholding) 및 소프트 임계화(soft-thresholding) 기법에 따른 디노이징 성능 차이를 보이고, 각 임계화 기법 적용 시 디노이징 최적 성능을 보이는 레벨을 선택한다.

• Proceedings of the KIEE Conference
• /
• 2006.07b
• /
• pp.699-700
• /
• 2006

고온 초전도 전력케이블의 통전용량 산정은 먼저 고온 초전도 전력케이블의 임계전류를 먼저 알아야 한다. 선재의 임계전류를 알고자 하는 경우, 전압-전류를 측정하거나 온도를 측정하는 방법을 통해 임계전류를 알아내지만, 고온 초전도 전력케이블의 경우 이러한 방법으로 임계전류를 알아내는 것이 불가능하다. 본 논문에서는 고온 초전도 케이블에 사용되는 선재에 대한 임계전류를 측정하고, 전자장 해석을 한 후, 실험결과와 해석 결과를 토대로 고온 초전도 전력케이블의 임계전류를 계산하였다. 이렇게 계산된 임계전류를 이용하여 고온 초전도 전력케이블의 통전용량의 기초자료로 활용토록 하였다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.249-250
• /
• 2015

가변 인덕터를 사용한 고효율 임계 도통 모드 (CRM) 부스트 power factor corrector (PFC) 을 제안한다. 입력 전압에 따라 부스트 인덕턴스 ($L_B$) 을 변화시킴으로써 고효율이 요구되는 $230V_{ac}$의 노미날 입력 전압에서 스위칭 손실을 줄일 수 있다. 가변 인덕터는 코어에 충분한 직류 전류가 흐를 때 투자율이 변하는 코어 본연의 성질을 이용해 구현 가능하다. 노미날 입력시에는 큰 $L_B$을 갖음으로써 스위칭 손실을 줄일 수 있다. $255V_{ac}$ 이상의 큰 입력 전압이 들어오는 경우에는 인덕턴스를 줄여준다. 실험을 통해 제안한 컨버터의 성능을 검증하였다.

• Tunnel and Underground Space
• /
• v.21 no.5
• /
• pp.349-358
• /
• 2011

This paper introduces a new P wave arrival time determination algorithm of acoustic emission (AE) suitable to identify P waves with low signal-to-noise ratio generated in rock masses around the high-level radioactive waste disposal repositories. The algorithms adopted for this paper were amplitude threshold picker, Akaike Information Criterion (AIC), two step AIC, and Hinkley criterion. The elastic waves were generated by Pencil Lead Break test on a granite sample, then mixed with white noise to make it difficult to distinguish P wave artificially. The results obtained from amplitude threshold picker, AIC, and Hinkley criterion produced relatively large error due to the low signal-to-noise ratio. On the other hand, two step AIC algorithm provided the correct results regardless of white noise so that the accuracy of source localization was more improved and could be satisfied with the error range.

• ETRI Journal
• /
• v.13 no.4
• /
• pp.10-24
• /
• 1991

본 연구에서는 기상 성장법 (VPE : vapor phase epitaxy) 으로 성장된 $n^+(Si:2X10^18cm^-3)$/$n(Si:1x10^17cm^-3)$구조의 시편 위에 SiN 과 감광막 등 식각 선택비가 서로 다른 두 물질로 보호된 소스와 드레인 사이의 게이트 형성 영역을 건식식각과 습식식각방법으로 리세스 에칭을 하여 형성한 후, 게이트를 자기정렬하여 형성시킬 수 있는 이중 리세스공정 기술을 개발하였고, 이를 통하여 전력용 MESFET 소자를 제작하였다.게이트 형성부분의 wide recess 폭은 건식식각으로 SiN을 측면식각(lateral etch) 함으로써 조절하였는데, 이 방법을 사용하여 MESFET 소자의 임계전압을 조절할 수 있고, 동시에 소스-드레인 항복전압을 30V 까지 향상시킬 수 있었다. 소스-드레인 항복전압은 wide recess 폭이 증가함에 따라, 그리고 게이트 길이가 길어짐에 따라 증가하는 경향을 보여주었다. 이 방법으로 제작한 여러종류의 MESFET 중에서 게이트 길이가 $2\mum$이고 소스-게이트 간격이 $3 \mum$인 MESFET의 전기적 특성은 최대 트랜스컨덕턴스가 120 mS/mm, 게이트 전압이 0.8V 일 때 포화드레인전류가 170~190mA/mm로 나타났다. 제작된 MESFET이 ($NH_4$)$_2$$S_x$ 용액에 담금처리될때 , 공기중에 노출된 게이트-드레인 사이의 n-GaAs층의 표면이 유황으로 보호되어 공기노출에 의한 표면 재산화막의 형성이 억제되었기 때문으로 사료된다.

• Proceedings of the KIEE Conference
• /
• 2006.07b
• /
• pp.697-698
• /
• 2006

고온 초전도 선재는 자장의 세기, 방향 그리고 온도에 따라 임계전류가 달라지는 특성이 있다. 임계전류가 달라지는 특성은 초전도 선재를 사용하는 초전도 기기에 매우 영향을 미치게 된다. 자장의 세기, 인가 방향이 선재의 임계전류에 비치는 영향에 대하여 알아보기 위하여, prototype magnet을 제작하고, 선재에 전압 tap을 부착하여 실험을 하였다. 자장의 세기와 고온 초전도 선재가 받는 자장의 방향을 변화시켜가며 실험을 하였다. 또한, 주파수에 대한 선재의 영향을 알아보기 위하여, 주파수 변화에 따른 선재의 임계전류 변화도 측정을 하였다. 본 논문은 고온 초전도 선재를 이용하여 제작하게 되는 고온 초전도 기기 설계의 기초자료로 활용될 수 있을 것이다.