• 한국HCI학회:학술대회논문집
• /
• 2008.02a
• /
• pp.147-151
• /
• 2008

There are many attempts to transfer many applications from PC to mobile which has small screen, cause of a development of mobile technology. To display the whole information of the PC on the tiny screen, it makes many Horizontal Scroll, Horizontal Scroll in mobile screen makes people to miss where they are reading easily and such a frequent error makes readability of the information in mobile screen low. We suggest a Line Marker to help readability of the mobile screen high. This study shows the relationship between the conditions of Line Marker such as fixed or moved or not exists and the factors of the reading time and satisfaction.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06a
• /
• pp.69-72
• /
• 2011

플래시 메모리 기반의 저장 시스템은 빠른 접근 속도, 작고 가벼운 특성, 저전력 소모 등의 이유로 하드 디스크를 대체하는 저장 매체로 주목 받고 있다. 플래시 메모리는 하드 디스크와 다르게 읽기 쓰기 소거 연산이 필요하며 수혈 단위와 수혈 시간 이 비대칭적이다. 또한 제자리 갱신이 불가능하기 때문에 가장 느린 소거 동작을 선행하여 갱신 연산을 수행한다. 기존 호스트 시스템은 읽기 쓰기 연산 만을 수행하기 때문에 플래시 메모리를 바로 사용하기 위해서는 별도의 소프트웨어 중간 계층인 플래시 전환 계층이 필요하다. 그러나 디스크 기반의 B-트리를 플래시 전환 계층 위에서 인덱스로 사용하면 B-트리 특성상 제자리 갱신이 빈번하게 발생하기 때문에 성능 저하가 발생한다. 따라서 플래시 메모리 특성을 고려한 새로운 인덱스 구조가 필요하게 되었다. 플래시 메모리 전용의 인덱스 ${\mu}$-트리와 LSB-트리가 제안 되었지만, ${\mu}$-트리는 페이지 관리의 비효율성, LSB-트리는 임시 노드 관리 추가 비용의 문제점을 가지고 있다. 본 논문에서 ${\mu}$-트리와 LSB 트리의 문제점을 해결하기 위하여 지연 갱신을 이용한 B-트리를 제안한다. 제안하는 인덱스는 변경이 일어나는 노드를 메모리에 적재시켜 데이터 삽입 시 노드 갱신을 지연시키고 노드 분할 없이 데이터의 순차 삽입을 처리하여 검색 및 쓰기 성능을 향상시킨다. 본 논문에서는 관련 연구인 ${\mu}$-트리와 LSB-트리를 수식을 통하여 제안하는 인덱스 구조의 우수성을 보인다.

• Aerospace Engineering and Technology
• /
• v.2 no.1
• /
• pp.73-79
• /
• 2003

Usual satellite design adopts hardware Error Detection and Correction (EDAC) circuitary for memory elements to endure proper operation in space radiation environment and periodic read-back(scrubbing) scheme to remove errors occurred and to prevent further accumulation of errors, in parallel, But lack of detail radiation test data upset rates of KOMPSAT-2 mass storage was estimated very worse compared to that of KOMPSAT-1, which was evaluated from very precise radiation test. Although upset rates were evaluated enough low to accommodate by KOMPSAT-2 Flight Software, hardware scrubbing scheme is studied to shorten scrubbing time as well. This paper describes hardware scrubbing architecture having minimum 1.88 minutes scrubbing interval over 1 Gbits memory.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.383-387
• /
• 2007

본 논문은 NAND 플래시 메모리를 기반으로 한 임베디드 시스템에서 예기치 않은 오류에 대해 데이터 일관성 지원하는 파일 시스템을 제안 한다. 플래시 메모리는 하드디스크에 비해 작고, 내구성, 저 전력, 읽기속도 등 많은 부분에서 장점을 지니고 있어 임베디드 기기에 유리하다. 하지만 제자리 덮어쓰기가 되지 않고 추가적인 연산을 통해 지움 연산을 해야 하는 단점이 있다. 본 논문에서는 이미지 로그를 사용하여 시스템의 비정상적인 종료를 판단하고 플래시 메모리의 외부 갱신 쓰기 특징을 이용하여 파일 연산 전후 메타데이터의 타입을 다르게 하여 추가적인 로그 쓰기 연산 없이 파일 연산 중 오류를 판단하고 이전의 데이터로 복구론 할 수 있는 파일 시스템을 제안 한다. 또한 빠른 마운트를 지원 하는 파일 시스템에 복구 기법을 추가하고 마운트 시간을 실험 하였다. 실험 결과 정상적인 종료 시 YAFFS에 비해 $76%{\sim}85%$ 마운트 시간을 감소 시켰고 비정상 적인 종료로 인해 오류 복구를 해야 할 때 마운트 시간은 YAFFS에 비해 $40%{\sim}60%$감소 시켰다. 그리고 파일에 대한 연산 시간도 YAFFS 와 차이가 없었다.

• KIISE Transactions on Computing Practices
• /
• v.21 no.1
• /
• pp.88-93
• /
• 2015

In modern computer systems, DRAM is commonly used as main memory due to its low read/write latency and high endurance. However, DRAM is volatile memory that requires periodic power supply (i.e., memory refresh) to sustain the data stored in it. On the other hand, PCM is a promising candidate for replacement of DRAM because it is non-volatile memory, which could sustain the stored data without memory refresh. PCM is also available for byte-addressable access and in-place update. However, PCM is unsuitable for using main memory of a computer system because it has two limitations: high read/write latency and low endurance. To take the advantage of both DRAM and PCM, a hybrid main memory, which consists of DRAM and PCM, has been suggested and actively studied. In this paper, we propose a novel page replacement algorithm for hybrid main memory. To cope with the weaknesses of PCM, our scheme focuses on reducing the number of PCM writes in the hybrid main memory. Experimental results shows that our proposed page replacement algorithm reduces the number of PCM writes by up to 80.5% compared with the other page replacement algorithms.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.3
• /
• pp.567-574
• /
• 2015

In this paper, a 50ns 256-kb EEPROM IP for MCU (micro controller unit) ICs is designed. The speed of data sensing is increased in the read mode by using a proposed DB sensing circuit of differential amplifier type which uses the reference voltage, and the switching speed is also increased by reducing the total DB parasitic capacitance as a distributed DB structure is separated into eight. Also, the access time is reduced reducing a precharging time of BL in the read mode removing a 5V NMOS transistor in the conventional RD switch, and the reliability of output data can be secured by obtaining the differential voltage (${\Delta}V$) between the DB and the reference voltages as 0.2*VDD. The access time of the designed 256-kb EEPROM IP is 45.8ns and the layout size is $1571.625{\mu}m{\times}798.540{\mu}m$ based on MagnaChip's $0.18{\mu}m$ EEPROM process.

• Journal of Korea Multimedia Society
• /
• v.2 no.1
• /
• pp.80-88
• /
• 1999

In this paper, we propose a Special Memory for Graphics(SMGRA) which accelerates memory access time for graphics operations. The SMGRA has a rectangular array memory architecture which has already proposed by Whelan to process pixels in the rectangle area simultaneously, but the SMGRA should improve address decoding time and reduce the number of address pins by using address multiplexing scheme. The SMGRA has a Z-value comparator in the DRAM which is to convert read-modify-write Z buffer into single-write only operation that improves approximately 50% frame buffer access bandwidth.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2014.07a
• /
• pp.237-238
• /
• 2014

최근 낸드 플래시 기반의 SSD가 상용화 되면서 기존의 HDD 저장 장치와 SSD를 함께 사용하는 Hybrid 저장장치에 대한 연구가 되고 있다. SSD의 빠른 읽기 및 쓰기 속도와 HDD의 대용량을 함께 효율적으로 사용하기 위하여 본 논문에서는 메모리에서 방출된 페이지들을 구별하여 각각의 저장장치에 저장하는 모델을 제안하였다. 이를 통하여 Hybrid 저장장치에서 SSD의 GC(Garbage Collection)을 최대한 줄임으로써 쓰기 속도를 향상시키고 HDD의 대용량 저장장치를 이용하여 전체적인 성능이 향상 된 것을 증명하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.523-525
• /
• 2004

플래시 메모리는 저전력 소비, 빠른 읽기 속도, 비휘발성 등 좋은 특징을 많이 가지고 있다. 하지만 반대로 플래시메모리는 치명적인 약점도 가지고 있는데, 그것은 덮어쓰기가 불가능 하다는 것과 삭제속도가 극단적으로 느리다는 것이다. 따라서 이와 같은 치명적인 약점을 극복하기 위한 효율적인 파일시스템과 Carbage Collector(GC)의 설계는 플래시 메모리 연구의 핵심적인 부분이 되어 왔고 JFFS2(Journaling Flash File System version 2)는 그러한 연구의 결과 중 하나이다 본 논문은 기존에 JFFS2에서 사용된 GC와 비교해 좀 더 효율적 인 GC를 제안한다. 성능향상을 위해서 사용된 두 가지 핵심적인 알고리즘은 Cost Age Times (CAT 방법과 Dynamic dAta Clustering (DAC) 방법이며, 결과적으로 지역성(Locality)이 높은 데이터의 쓰기에서 최고 3배 정도의 성능향상을 보였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.15 no.5
• /
• pp.2930-2936
• /
• 2014

The purposes of this study were to investigate the characteristics of speech rate and pause in patients with flaccid dysarthria. For this purpose, 15 patients with flaccid dysarthria and 15 normal speakers matched in gender and age participated as subjects. The overall speech rate, the articulation rate, the inter-sentence and the intra-sentence pause duration and pause frequency were measured during reading the standardized passage "Autumn"(Kim, 1996). As a result, the overall speech rate and articulation rate of patients with flaccid dysarthria were significantly slower than normal speakers and intra-sentence pause duration and frequency of patients with flaccid dysarthria were significantly higher than normal speakers, but those of inter-sentence weren't. The results from this study provides the speech rate index of flaccid dysarthria and indicates that to control the speech rate of flaccid dysarthria have regard to not only the overall speech rate and the articulation rate but also the intra-sentence pause duration and the frequency.