• 전자통신동향분석
• /
• 제27권1호
• /
• pp.51-60
• /
• 2012

실리콘 관통 홀(TSV) 기술은 2006년 삼성전자가 낸드 플래시 메모리에 적용하여 적층된 시제품을 선보인 이후 선풍적인 기술적 관심을 불러일으키고 있다. 그러나, 안타깝게도 CMOS 이미지 센서 모듈 외에는 실제로 양산에 적용되고 있는 사례가 매우 드물다. 이는 기술적으로, 그리고 상업적으로도 극복해야 하는 어려움이 많기 때문이다. 최근 Xilinx사는 28nm FPGA를 네 개의 작은 칩으로 분리하여 TSV가 있는 실리콘 인터포저 위에 2차원적으로 집적한 제품을 고객사들에게 선적하기 시작했다. 이와 같은 2.5D 집적 기술은 3D IC 집적 기술의 상용화를 위한 중간 단계로 여겨질 뿐만 아니라 그 자체로 독립적인 시장을 형성할 기술로도 판단되고 있다. 본고에서는 2.5D 집적을 위한 인터포저 기술개발 및 표준화 동향에 대해 소개하고자 한다.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.40-50
• /
• 2023

최근 스마트폰의 부품 수는 급격히 증가하고 있는 반면, PCB 기판의 크기는 지속적으로 감소하고 있다. 따라서 부품의 실장밀도를 개선하기 위해 PCB를 쌓아서 올리는 stacked PCB 구조의 3D 실장 기술이 개발되어 적용되고 있다. Stacked PCB에서 PCB 간 솔더 접합 품질을 확보하는 것이 매우 중요하다. 본 연구에서는 stacked PCB의 신뢰성을 향상시키기 위하여, 인터포저(interposer) PCB 및 sub PCB의 프리프레그의 물성, PCB 두께, 층수에 대한 휨의 영향을 실험과 수치해석을 통해 분석하였다. 또한 솔더 접합부의 응력을 최소화하기 위해 인터포저 패드 설계 구조에 따른 접합강도를 분석하였다. 인터포저 PCB의 휨은 프리프레그의 열팽창계수가 적을수록 감소하였으며, 유리전이온도(Tg)가 높을수록 감소하였다. 그러나 온도가 240℃ 이상이면 휨의 개선 효과는 크지 비교적 크지 않다. 또한 FR-4 프리프레그에 비하여 FR-5을 적용할 경우에 휨은 더 감소하였으며, 프리프레그의 층수와 두께가 높을수록 휨은 감소하였다. 한편 sub PCB의 경우, 휨은 프리프레그의 Tg 보다 열팽창계수가 더 중요한 변수임을 확인하였고, 두께를 증가시키는 것이 휨 감소에 효과적이었다. 솔더 접합력을 향상시키기 위하여 다양한 인터포저 패드 디자인을 적용하여 전단력 시험을 수행한 결과, 더미 패드를 추가하면 접합강도가 증가하였다. 또한 텀블 시험 결과, 더미 패드가 없을 때의 크랙 발생율은 26.8%이며, 더미 패드가 있으면 크랙 발생율은 0.6%로 크게 감소하였다. 본 연구의 결과는 stacked PCB의 설계 가이드라인 제시를 위한 유용한 결과로 판단된다.

• 마이크로전자및패키징학회지
• /
• 제21권2호
• /
• pp.43-51
• /
• 2014

3차원 적층 패키지(3D integrated package) 에서 초소형 패키지 내에 적층되어 있는 칩들의 발열로 인한 열 신뢰성 문제는 3차원 적층 패키지의 핵심 이슈가 되고 있다. 본 연구에서는 TSV(through-silicon-via) 기술을 이용한 3차원 적층 패키지의 열 특성을 분석하기 위하여 수치해석을 이용한 방열 해석을 수행하였다. 특히 모바일 기기에 적용하기 위한 3D TSV 패키지의 열 특성에 대해서 연구하였다. 본 연구에서 사용된 3차원 패키지는 최대 8 개의 메모리 칩과 한 개의 로직 칩으로 적층되어 있으며, 구리 TSV 비아가 내장된 인터포저(interposer)를 사용하여 기판과 연결되어 있다. 실리콘 및 유리 소재의 인터포저의 열 특성을 각각 비교 분석하였다. 또한 본 연구에서는 TSV 인터포저를 사용한 3D 패키지에 대해서 메모리 칩과 로직 칩을 사용하여 적층한 경우에 대해서 방열 특성을 수치 해석적으로 연구하였다. 적층된 칩의 개수, 인터포저의 크기 및 TSV의 크기가 방열에 미치는 영향에 대해서도 분석하였다. 이러한 결과를 바탕으로 메모리 칩과 로직 칩의 위치 및 배열 형태에 따른 방열의 효과를 분석하였으며, 열을 최소화하기 위한 메모리 칩과 로직 칩의 최적의 적층 방법을 제시하였다. 궁극적으로 3D TSV 패키지 기술을 모바일 기기에 적용하였을 때의 열 특성 및 이슈를 분석하였다. 본 연구 결과는 방열을 고려한 3D TSV 패키지의 최적 설계에 활용될 것으로 판단되며, 이를 통하여 패키지의 방열 설계 가이드라인을 제시하고자 하였다.

• 마이크로전자및패키징학회지
• /
• 제29권3호
• /
• pp.25-29
• /
• 2022

최근 전자 패키징 기술의 중요성이 대두되며, 칩들을 평면 외 방향으로 쌓는 이종 집적 기술이 패키징 분야에 적용되고 있다. 이 중 2.5D 집적 기술은 실리콘 관통 전극를 포함한 인터포저를 이용하여 칩들을 적층하는 기술로, 이미 널리 사용되고 있다. 따라서 다양한 열공정을 거치고 기계적 하중을 받는 패키징 공정에서 이 인터포저의 기계적 신뢰성을 확보하는 것이 필요하다. 특히 여러 박막들이 증착되는 인터포저의 구조적 특징을 고려할 때, 소재들의 열팽창계수 차이에 기인하는 열응력은 신뢰성에 큰 영향을 끼칠 수 있다. 이에 본 논문에서는 실리콘 인터포저 위 와이어 본딩을 위한 금속 패드의 열응력에 대한 기계적 신뢰성을 평가하였다. 인터포저를 리플로우 온도로 가열 후 냉각 시 발생하는 금속 패드의 박리 현상을 관측하고, 그 메커니즘을 규명하였다. 또한 높은 냉각 속도와 시편 취급 중 발생하는 결함들이 박리 양상을 촉진시킴을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.11-19
• /
• 2023

최근 Chat GPT와 같은 인공지능 (Artificial Intelligence, AI) 기술의 급격한 발전에 따라 AI 반도체의 중요성이 강조되고 있다. AI 기술은 빅데이터 처리, 딥 러닝, 알고리즘 등의 요구사항으로 인해 대용량 데이터를 빠르게 처리할 수 있는 능력을 필요로 한다. 그러나 AI 반도체는 대규모 데이터를 처리하는 과정에서 과도한 전력 소비와 데이터 병목현상 문제가 발생한다. 반도체 전공정의 초미세공정이 물리적 한계에 도달함에 따라, AI 반도체의 연산을 위한 최신 패키징 기술이 요구되는 추세이다. 본 고에서는 AI 반도체에 적용가능한 인터포저, TSV, 범핑, Chiplet, 하이브리드 본딩 패키징 기술에 대해서 기술하였다. 이러한 기술들은 AI 반도체의 전력 효율과 연산 속도를 향상시키는데 기여할 것으로 기대된다.

• 대한기계학회논문집B
• /
• 제40권11호
• /
• pp.755-759
• /
• 2016

전자 통신 분야에서 히트파이프를 활용한 방열기술은 점차 늘어나고 있다. 특히 전자 패키지 응용에서는 원형 단면 히트파이프에 비해 평판 형상의 얇은 히트파이프가 보다 더 적용하기에 용이하다. 압출 공정에 기반한 평판 히트파이프는 내벽에 사각 단면 그루브들로 이루어진 단순한 모세관 윅 구조를 갖는다. 그루브 윅이 내벽에 다수 개 설치가 된다고 하더라도 상대적으로 높은 모세관력을 달성하기는 어렵다. 본 연구에서는 그루브 윅의 모세관력 향상을 위해 와이어 다발을 적용한 평판 히트파이프의 제작 및 성능평가 실험을 수행하였다. 실험을 통해 와이어 다발을 윅으로 갖는 평판 히트파이프의 열저항 및 열전달률이 그루브 윅 평판 히트파이프에 비해 각각 3.4배와 3.8배 가량 우수한 것으로 나타났다. 본 연구를 통해 와이어 다발을 통한 모세관력 향상 효과를 실험적으로 확인하였으며, 향후 상용화를 위한 연구를 진행할 계획이다.