• 전자진흥
• /
• 제1권11호
• /
• pp.21-30
• /
• 1981

• 전자진흥
• /
• 제2권7호
• /
• pp.45-51
• /
• 1982

• 전자진흥
• /
• 제2권11호
• /
• pp.17-29
• /
• 1982

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.35-37
• /
• 2001

다층 인쇄 회로 기판에 Combline 구조를 가진 스트립 라인 또는 마이크로 스트립 라인 대역통과 필터를 구현하였다. 저 비용 구현과 이동성과 휴대성을 강조하기 위해 기존의 세라믹 대신 FR4 와 에폭시를 기반으로 하는 다층 회로 기판의 도체 층에 집적화하였다. Combline 각 끝단에 커패시터를 부하 함으로써 전기적 길이를 화장하였고 전체적인 크기를 감소시킴으로서 적당한 필터 특성을 얻을 수 있었다. 구현된 필터는 마이크로파 대역에서 사용 가능하며 특히 Bluetooth나 Wireless LAN 과 같은 ISM 대역을 사용하는 무선통신소자로서 사용 가능하다.

• 대한기계학회논문집A
• /
• 제34권2호
• /
• pp.245-253
• /
• 2010

전자기기부품에 적용되는 회로기판의 패키지 공정상에서 가해지는 온도변화에 따른 신뢰성 평가시 발생되는 문제들은, 주로 회로기판을 구성하고 있는 기본 재료들의 열팽창 계수 차이 및 시간의존성 물성에 의해 영향을 받는다. 특히, 인쇄회로기판 내부 회로층 사이에서 절연 역할을 수행하는 유리섬유강화 복합재료와 같은 수지몰딩 고분자 재료는 온도에 따른 물성변화 뿐만 아니라, 변형 및 하중이 가해지는 시간에 대한 물성변화도 고려해야 하는 점탄성 성질을 나타낸다. 본 논문에서는 인쇄회로기판에 사용되는 주요 고분자 재료인 유리섬유강화 복합재의 시간 및 온도에 따른 점탄성 특성을 규명하기 위하여, 단축인장 모드의 응력완화 시험과 크리프 시험을 각각 수행하였다. 또한, 고분자 재료 점탄성 물성의 영향성을 파악하기 위하여, 유한요소해석을 이용한 인쇄회로기판의 예비가열 공정 상에서 가해지는 온도변화에 따른 열변형을 평가하였다. 이러한 해석결과를 바탕으로, 인쇄회로기판과 같이 고분자재료를 사용하는 전자회로 구조물의 수치해석 기반의 열변형 예측시 점탄성 물성의 고려 필요성을 검증하였다.

• 한국정밀공학회지
• /
• 제20권11호
• /
• pp.23-31
• /
• 2003

• 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
• /
• 한국정보과학회언어공학연구회 1991년도 제3회 한글 및 한국어정보처리 학술대회
• /
• pp.287-299
• /
• 1991

본 논문은 하드웨어 구현이 가능한 신경 회로망을 구성하여 한글 문자 인식을 수행하였다. 먼저 입력 장치로부터 받아들인 문자 영상은 인식 속도를 높히기 위하여 특별한 전처리 과정 없이 직접 피쳐를 추출하였으며 추출한 피쳐로는 하드웨어 구현이 용이한 교차 피쳐와 투영 피쳐를 이진화로 코딩하였다. 신경 회로망의 하드웨어 구현을 가능하게 하기위해서 정수형 연결 강도와 비선형 Hard-limit 함수를 가지고 학습을 하는 Rounding 학습 방법을 도입하여 학습시켰으며 한글의 구조적 특성을 이용하여 한글을 유형별로 Module화 및 Submodule화 작업을 수행한 다음 인식하는 계층적인 문자 인식 시스템을 구성하였다. 그리고 이러한 방법을 이용하여 한글 문자 인식용 CMOS 신경회로망 Chip을 설계하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.788-791
• /
• 2010

본 논문에서는 인쇄공정기술로써 ETRI $0.8{\mu}m$ CMOS 공정을 사용하여 수동형 인쇄 RFID 태그칩용 64bit ROM을 설계하였다. 먼저 태그 칩의 제작단가를 줄이기 위하여 기존 실리콘 기반의 복잡한 리소그래피 공정을 사용하지 않고 게이트 단자인 폴리 층을 프린팅 기법 중 하나인 임프린트 공정을 사용하여 구현하였다. 그리고 �弼壅� ROM 셀 회로는 기존 ROM 셀 회로의 NMOS 트랜지스터대신에 CMOS 트랜스미션 게이트를 사용함으로써 별도의 BL 프리차지 회로와 BL 감지 증폭기가 필요 없이 출력 버퍼만으로 데이터를 읽어낼 수 있도록 하였다. $0.8{\mu}m$ CMOS 공정을 이용하여 설계된 8 행 ${\times}$ 8 열의 어레이를 갖는 64b ROM의 동작전류는 $9.86{\mu}A$이며 레이아웃 면적은 $311.66{\times}490.59{\mu}m^2$이다.

• 한국전자통신학회논문지
• /
• 제11권5호
• /
• pp.465-472
• /
• 2016

본 논문에서는 PCB(: Printed Circuit Board) 패턴 검출을 위하여 Camera Link(Medium)을 지원하는 FPGA 기반 패턴 매칭 시스템을 구현하였다. 최근 생산되고 있는 PCB 패턴은 고집적화 시스템을 위해 점점 미세해지고 복잡해지고 있다. PCB 생산 공정의 비전 자동화를 위하여 고속 처리가 가능한 FPGA 기반 시스템을 제작하였고, 패턴 검출을 위해 사용되는 비전 라이브러리를 IP(: Intellectual property)로 구현하였다. 구현한 IP는 Camera Link IP, 패턴 매칭 IP, VGA IP, 에지 검출 IP, 메모리 IP이다.

• 한국정밀공학회지
• /
• 제23권3호
• /
• pp.102-109
• /
• 2006

Several methods for PCB pattern inspection have been tried to detect fine detects in pad contours, but their low detection accuracy results from pattern variations originating from etching, printing and handling processes. The adaptive inspection algorithm has been newly proposed to extract minute defects based on movable segments. With gerber master images of PCB, vertex extractions of a pad boundary are made and then a lot of segments are constructed in master data. The pad boundary is composed of segment units. The proposed method moves these segments to optimal directions of a pad boundary and so adaptively matches segments to pad contours of inspected images, irrespectively of various pattern variations. It makes a fast, accurate and reliable inspection of PCB patterns. Its performances are also evaluated with several images.