• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.121-121
• /
• 2010

유기발광소자의 발광 효율을 향상하기 위해 발광층에서 전자와 정공의 효율적인 재결합이 중요하기 때문에 발광층에서 재결합 확률을 높이기 위한 전하의 효율적인 주입과 전송에 대한 연구가 많이 진행되고 있다. 본 연구에서는 전자주입효율을 향상하기 위하여 강한 전자 받게 역할을 하는 플러렌 (C60)과 무기물 절연층인 cesium flouride (CsF) 층을 조합한 무기물 이중 전자주입층을 삽입한 녹색 유기발광소자를 제작하였고, 녹색 유기 발광 소자에 사용하여 발광효율의 변화를 관찰하였다. 큰 쌍극자 모멘트를 갖는 CsF 층은 전기전도성이 좋은 C60 층과 Al 층 사이에 삽입되어 전자의 주입장벽을 낮추어 전자주입 효율을 향상하는 역할을 한다. C60만으로 이루어진 단층 전자 주입층으로 구성된 유기발광 소자는 Al 음극전극과 C60 계면사이에 거칠기가 크기 때문에 누설전류의 크기가 커지며 Al 과 플러렌 C60 의 공유결합 형성으로 인해 전자의 주입이 오히려 저하되는 현상을 보였다. 무기물 절연층인 CsF 층을 C60 과 Al 사이에 삽입한 유기발광소자에서 C60 층은 Cs 원자가 유기물층 내부로 확산되는 것을 감소하였다. 매우 얇은 CsF층을 Al층과 C60층 사이에 삽입함으로써 C60과 Al 사이의 공유결합을 없애고 누설전류를 줄이고 전자주입장벽을 낮추어 전자주입효율이 향상하였다. 전자주입 향상으로 인해 발광층 내에서 전자와 정공간의 비율이 개선되어 유기발광 소자의 발광효율도 증가되고 색안정성이 향상되는 것을 관찰할 수 있었다.

• Journal of the Korean Magnetics Society
• /
• v.12 no.4
• /
• pp.127-131
• /
• 2002

We fabricated MTJ devices that have doubly oxidized tunnel barrier using plasma oxidation method to from oxidized AlO$\sub$x/ tunnel barrier. Doubly oxidation I, which sputtered 10 ${\AA}$-bottom Al layer and oxidized it with oxidation time of 10 s. Subsequent sputtering of 13 ${\AA}$-Al was performed and the metallic layer was oxidized for 50, 80 and 120 s., respectively. Doubly oxidation II, which sputtered 10 ${\AA}$-bottom Al layer and oxidized it varying oxidation time for 30∼120 s. Subsequent sputtering of 13 ${\AA}$-Al was performed and the metallic layer was oxidized for 210 sec. Double oxidation process specimen showed MR ratio of above 27％ in all experiment range. Singly oxidation process. 13 ${\AA}$-Al layer and oxidized up to 210 s, showed less MR ratio and more narrow process window than those of doubly oxidation. Cross-sectional TEM images would that doubly oxidized barrowers were thinner and denser than singly oxidized ones. XPS characterization confirmed that doubly oxidation of Fe with bottom insulating layer. As a result, doubly oxidation could have superior MR ratio in process extent during long oxidation time because of preventing oxidation of bottom magnetic layer than singly oxidation.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.11a
• /
• pp.132-133
• /
• 2005

고분자 절연재료의 혼합사용을 통한 계면의 전기적 특성 및 온도 특성을 조사하기 위하여 XLPE층 과 EPDM 층을 각각 단일층 및 이중층으로 적층하였으며, 온도는 상온에서 100 [$^{\circ}C$]까지 변환시키면서 유전정접을 측정하였다. 또한 data는 LABview를 이용하여 GPIB통신으로 받아들인 값을 평균치를 구하여 컴퓨터에 저장하였다. 측정결과 온도에 무관하게 이층구조는 단일층 사이의 값을 나타내며, 온도증가에 따라 XLPE 단일층의 변화가 크게 나타났으며, 이중층은 EPDM의 변화에 크게 의존함을 확인할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.73-73
• /
• 2000

안티퓨즈 소자는 프로그램 가능한 절연층의 상하 각각에 금속층이나 다결정 실리콘 등의 전도 가능한 전극으로 구성된다. 프로그램은 상하 전극간에 임계전압을 가했을 때 일어나게 되며 이때 절연층이 파괴되므로 비가역적이어서 재사용은 불가능하게 된다. 안티퓨즈 소자는 이러한 프로그램 특성으로 인하여 메모리 소자를 이용한 스위치 보다 속도나 집적도 면에서 우수하다. FPGAsdp 사용되는 안티퓨즈 소자는 집적도의 향상과 적정 절열파괴전압 구현을 위해 절연막의 두께를 감소시키는 것이 바람직하다. 그러나 두께나 감소될 경우 바닥전극의 hillock에 큰 영향을 받게 되며, 그로 인해 절연막의 두께를 감소시키는 것는 한계가 있는 것으로 보고되어 있다. 본 논문에서는 낮은 구동 전압에서 동작하고 안정된 on/pff 상태를 갖는 Al/TiO2-SiO2/Mo 형태의 안티퓨즈 소자를 제안하였다. 만들어진 antifuse cell은 0.6cm2 크기로 약 300개의 샘플을 제작하여 측정하였다. 비저항이 6-9 $\Omega$-cm인 P형의 실리콘 웨이퍼에 RF 마그네트론 스퍼터링(RF magnetron sputtering) 방법으로 하부전극인 Mo를 3000 증착하였다. SiO2는 안티퓨즈에서 완충막의 역할을 하며 구조적으로 antifuse cell을 완전히 감싸고 있는 형태로 제작되었다. 완충막 구조를 만들기 dln해 일반적인 포토리소그라피(Photo-lithography)작업을 거처 형성하였다. 형성된 hole의 크기는 5$mu extrm{m}$$\times$5$\mu\textrm{m}$ 이었다. 완충막이 형성된 기판위에 안티퓨즈 절연체인 SiO2를 PECVD 방식으로 100 증착하였다. 그 후 이중 절연막을 형성시키기 위해 LPCVD를 이용하여 TiO2를 150 증착시켰다. 상부 전극은 thermal evaporation 방식으로 Al을 250nm 증착하여Tejk. 하부전극으로 사용된 Mo 금속은 표면상태가 부드럽고 녹는점이 높은 매우 안정된 금속으로, 표면위에 제조된 SiO2의 특성을 매우 안정되게 유지시켰다. 제안된 안티푸즈는 이중절연막을 증착함으로서 전체적인 절연막의 두께를 증가시켜 바닥전극의 hillock의 영향을 적게 받아 안정성을 유지할 수 있도록 하였다. 또한, 두 절연막 사이의 계면 반응에 의해 SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.

• Proceedings of the Korean Magnestics Society Conference
• /
• 2002.04a
• /
• pp.124-125
• /
• 2002

• Journal of the Korean Magnetics Society
• /
• v.12 no.3
• /
• pp.99-102
• /
• 2002

We fabricated TMR devices which have doubly oxidized tunnel barrier using plasma oxidation method to form homogeneously oxidized AlO tunnel barrier. We sputtered 10 $\AA$-bottom Al layer and oxidized it with oxidation time of 10 sec. Subsequent sputtering of 13 $\AA$-Al was performed and the metallic layer was oxidized for 50, 80, and 120 sec., respectively. The electrical resistance changed from 500 Ω to 2000 Ω with increase of oxidation time, while variation of MR ratio was little spreading 27∼31 % which is larger than that of TMR device of ordinary single tunnel barrier. We calculated effective barrier height and width by measuring I-V curves, from which we found the barrier height was 1.3∼1.8 eV sufficient for tunnel barrier, and the barrier width (<15.0 $\AA$) was smaller than physical thickness. Our results may be caused by insufficient oxidation of Al precursor into A1$_2$O$_3$. However, doubly oxidized tunnel barriers were superior to conventional single tunnel barrier in uniformity and density. Our results imply that we were able to improve MR ratio and tune resistance by employing doubly oxidized tunnel barrier process.

• Journal of the Korean Vacuum Society
• /
• v.7 no.3
• /
• pp.208-213
• /
• 1998

Silicidation of the Co/Ti/Si bilayer system in which Ti is used as epitaxy promoter for $CoSi_2$has recently received much attention. The Co/Ti bilayer on the spacer oxide of gate electrode must be thermally stable at high temperatures for a salicide transistor to be fabricated successfully. In the $SiO_2$substrate was rapid-thermal annealed. The Sheet resistances of the Co/Ti bilayer increased substantially after annealing at $600^{\circ}C$, which is due to the agglomeration of the Co layer to reduce the interface energy between the Co layer and the $SiO_2$substrate. In the bilayer system insulating Ti oxide stoichiometric Ti oxide and silicide were not found after annealing.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.23 no.8
• /
• pp.8-13
• /
• 2009

LED BLU(Back Light Unit), based on MCPCB(Metal Core Printed Circuit Board) with anodizing oxide dielectric layer and improved thermal dissipation property, are presented. Reflecting cups were also formed on the surface of the MCPCB such that optical coupling between neighboring chips were minimized for improving the photon extraction efficiency. LED chips were directly attached on the MCPCB by using the COB (Chip On Board) scheme.

• Journal of the Korean Applied Science and Technology
• /
• v.27 no.1
• /
• pp.50-55
• /
• 2010

본 논문은 메탈 이중층 전극을 이용한 유기 박막 트랜지스터를 제작하여 Au나 Ag 금속만으로 제작한 일반적인 유기 박막 트랜지스터와의 전기적 특성을 비교하였다. 전기적 특성에서 게이트 절연층은 높은 K 값을 갖는 $Al_2O_3$를 사용하였고, 유기 반도체층은 펜타센을 사용하였다. 본 실험에서 제작한 유기 박막 트랜지스터는 $1.6 \;{\times}\;10^{-1}\;cm^2$의 포화영역 이동도를 얻을 수 있었으며, 또한 드레인 전압을 -5V로 하고, 게이트 전압을 3 V에서 -10 V 까지 인가하였을 때 $3{\times}10^5$의 전멸 비를 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.311-311
• /
• 2016

최근 고성능 디스플레이 개발이 요구되면서 기존 비정질 실리콘(a-Si)을 대체할 산화물 반도체에 대한 연구 관심이 급증하고 있다. 여러 종류의 산화물 반도체 중 a-IGZO (amorphous indium-gallium-zinc oxide)가 높은 전계효과 이동도, 저온 공정, 넓은 밴드갭으로 인한 투명성 등의 장점을 가지며 가장 연구가 활발하게 보고되고 있다. 기존에는 SG(단일 게이트) TFT가 주로 제작 되었지만 본 연구에서는 DG(이중 게이트) 구조를 적용하여 고성능의 a-IGZO 기반 박막 트랜지스터(TFT)를 구현하였다. SG mode에서는 하나의 게이트가 채널 전체 영역을 제어하지만, double gate mode에서는 상, 하부 두 개의 게이트가 동시에 채널 영역을 제어하기 때문에 채널층의 형성이 빠르게 이루어지고, 이는 TFT 스위칭 속도를 향상시킨다. 또한, 상호 모듈레이션 효과로 인해 S.S(subthreshold swing)값이 낮아질 뿐만 아니라, 상(TG), 하부 게이트(BG) 절연막의 계면 산란 현상이 줄어들기 때문에 이동도가 향상되고 누설전류 감소 및 안정성이 향상되는 효과를 얻을 수 있다. Dual gate mode로 동작을 시키면, TG(BG)에는 일정한 positive(or negative)전압을 인가하면서 BG(TG)에 전압을 가해주게 된다. 이 때, 소자의 채널층은 depletion(or enhancement) mode로 동작하여 다른 전기적인 특성에는 영향을 미치지 않으면서 문턱 전압을 쉽게 조절 할 수 있는 장점도 있다. 제작된 소자는 p-type bulk silicon 위에 thermal SiO2 산화막이 100 nm 형성된 기판을 사용하였다. 표준 RCA 클리닝을 진행한 후 BG 형성을 위해 150 nm 두께의 ITO를 증착하고, BG 절연막으로 두께의 SiO2를 300 nm 증착하였다. 이 후, 채널층 형성을 위하여 50 nm 두께의 a-IGZO를 증착하였고, 소스/드레인(S/D) 전극은 BG와 동일한 조건으로 ITO 100 nm를 증착하였다. TG 절연막은 BG 절연막과 동일한 조건에서 SiO2를 50 nm 증착하였다. TG는 S/D 증착 조건과 동일한 조건에서, 150 nm 두께로 증착 하였다. 전극 물질과, 절연막 물질은 모두 RF magnetron sputter를 이용하여 증착되었고, 또한 모든 patterning 과정은 표준 photolithography, wet etching, lift-off 공정을 통하여 이루어졌다. 후속 열처리 공정으로 퍼니스에서 질소 가스 분위기, $300^{\circ}C$ 온도에서 30 분 동안 진행하였다. 결과적으로 $9.06cm2/V{\cdot}s$, 255.7 mV/dec, $1.8{\times}106$의 전계효과 이동도, S.S, on-off ratio값을 갖는 SG와 비교하여 double gate mode에서는 $51.3cm2/V{\cdot}s$, 110.7 mV/dec, $3.2{\times}108$의 값을 나타내며 훌륭한 전기적 특성을 보였고, dual gate mode에서는 약 5.22의 coupling ratio를 나타내었다. 따라서 산화물 반도체 a-IGZO TFT의 이중게이트 구조는 우수한 전기적 특성을 나타내며 차세대 디스플레이 시장에서 훌륭한 역할을 할 것으로 기대된다.