• Title/Summary/Keyword: 이중레벨

Search Result 97, Processing Time 0.029 seconds

System-Level Fault Diagnosis using Graph Partitioning (그래프 분할을 이용한 시스템 레벨 결함 진단 기법)

  • Jeon, Gwang-Il;Jo, Yu-Geun
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.26 no.12
    • /
    • pp.1447-1457
    • /
    • 1999
  • 본 논문에서는 일반적인 네트워크에서 적응력 있는(adaptive) 분산형 시스템 레벨 결함 진단을 위한 분할 기법을 제안한다. 적응력 있는 분산형 시스템 레벨 결함 진단 기법에서는 시스템의 형상이 변경될 때마다 시험 할당 알고리즘이 수행되므로 적응력 없는 결함 진단 기법에 비하여 결함 감지를 위한 시험의 갯수를 줄일 수 있다. 기존의 시험 할당 알고리즘들은 전체 시스템을 대상으로 하는 비분할(non-partitioning) 방식을 이용하였는데, 이 기법은 불필요한 과다한 메시지를 생성한다. 본 논문에서는 전체 시스템을 이중 연결 요소(biconnected component) 단위로 분할한 후, 시험 할당은 각 이중 연결 요소 내에서 수행한다. 이중 연결 요소의 관절점(articulation point)의 특성을 이용하여 각 시험 할당에 필요한 노드의 수를 줄임으로서, 비분할 기법들에 비해 초기 시험 할당에 필요한 메시지의 수를 감소시켰다. 또한 결함이 발생한 경우나 복구가 완료된 경우의 시험 재 할당은 직접 영향을 받는 이중 연결 요소내로 국지화(localize) 시켰다. 본 논문의 시스템 레벨 결함 진단 기법의 정확성을 증명하였으며, 기존 비분할 방식의 시스템 레벨 결함 진단 기법과의 성능 분석을 수행하였다.Abstract We propose an adaptive distributed system-level diagnosis using partitioning method in arbitrary network topologies. In an adaptive distributed system-level diagnosis, testing assignment algorithm is performed whenever the system configuration is changed to reduce the number of tests in the system. Existing testing assignment algorithms adopt a non-partitioning approach covering the whole system, so they incur unnecessary extra message traffic and time. In our method, the whole system is partitioned into biconnected components, and testing assignment is performed within each biconnected component. By exploiting the property of an articulation point of a biconnected component, initial testing assignment of our method performs better than non-partitioning approach by reducing the number of nodes involved in testing assignment. It also localizes the testing reassignment caused by system reconfiguration within the related biconnected components. We show that our system-level diagnosis method is correct and analyze the performance of our method compared with the previous non-partitioning ones.

A Study on the Caseded-Type Multi-Level Inverter System (Cascaded 멀티-레벨 인버터 시스템에 관한 연구)

  • 강대욱
    • Proceedings of the KIPE Conference
    • /
    • 2000.07a
    • /
    • pp.321-324
    • /
    • 2000
  • 멀티-레벨 인버터 구조는 크게 세 가지가 있다 NPC 구조, 플라잉 커패시터 구조, 그리고 H-bridge 단위 인버터 셀을 종속적으로 연결한 cascaded 구조가 그것이다. 이중에서 cascaded 구조는 지금까지 홀수 레벨만 존재하는 것으로 알려졌다 본 논문에서는 이것을 짝수 레벨로 확장한 새로운 구조를 제안하고 홀수 짝수 레벨 모두에 적용이 가능한 새로온 PWM 기법을 제안하고자 한다. 제안한 기법은 컴퓨터 시뮬레이션 및 실험으로 그타당성을 입증하고자 한다.

  • PDF

Energy-efficient Set-associative Cache Using Bi-mode Way-selector (에너지 효율이 높은 이중웨이선택형 연관사상캐시)

  • Lee, Sungjae;Kang, Jinku;Lee, Juho;Youn, Jiyong;Lee, Inhwan
    • KIPS Transactions on Computer and Communication Systems
    • /
    • v.1 no.1
    • /
    • pp.1-10
    • /
    • 2012
  • The way-lookup cache and the way-tracking cache are considered to be the most energy-efficient when used for level 1 and level 2 caches, respectively. This paper proposes an energy-efficient set-associative cache using the bi-mode way-selector that combines the way selecting techniques of the way-tracking cache and the way-lookup cache. The simulation results using an Alpha 21264-based system show that the bi-mode way-selecting L1 instruction cache consumes 27.57% of the energy consumed by the conventional set-associative cache and that it is as energy-efficient as the way-lookup cache when used for L1 instruction cache. The bi-mode way-selecting L1 data cache consumes 28.42% of the energy consumed by the conventional set-associative cache, which means that it is more energy-efficient than the way-lookup cache by 15.54% when used for L1 data cache. The bi-mode way-selecting L2 cache consumes 15.41% of the energy consumed by the conventional set-associative cache, which means that it is more energy-efficient than the way-tracking cache by 16.16% when used for unified L2 cache. These results show that the proposed cache can provide the best level of energy-efficiency regardless of the cache level.

Dual-Mode Type Stop-and-Go Adaptive Blind Equalization Algorithm (이중모드 형태의 Stop-and-Go 적응 블라인드 등화 알고리즘)

  • 정영화;진용옥
    • The Journal of the Acoustical Society of Korea
    • /
    • v.17 no.2
    • /
    • pp.11-17
    • /
    • 1998
  • 본 논문에서는 빠른 수렴 속도를 가지면서 정상 상태에서 작은 오차 레벨을 유지하 는 이중모드 형태의 Stop-and-Go 알고리즘을 제안한다. 제안된 알고리즘은 특별한 결정 영 역을 설정하여 등화기 출력 레벨이 어느 영역에 속하느냐에 따라 MCMA와 판정지향 알고 리즘을 결합한 변형된 Stop-and-Go 알고리즘과 기존의 Stop-and-Go 알고리즘의 동작을 자동 전환한다. 컴퓨터 모의실험 결과, 제안한 알고리즘이 CMA, MCMA 및 Stop-and-Go 알고리즘등과 같은 기존의 적응 블라인드 등화 알고리즘들에 비해 잔류 심볼간 간섭과 정상 상태로의 수렵 속도면에서 모두 우수한 성능을 가짐을 확인하였다.

  • PDF

Changes of radio environment per annum and hour (전파환경 연도별 변화 및 시간대별 변화)

  • 주은정;배차호;이중일
    • Proceedings of the Korea Electromagnetic Engineering Society Conference
    • /
    • 2000.11a
    • /
    • pp.259-263
    • /
    • 2000
  • 21기 정보화사회를 맞이하여 전과서비스 사용의 증가로 인공전파잡음이 계속 증가하는 추세이므로 잡음원과 전파환경 분포를 파악하기 위하여 각 지역의 전파잡음레벨을 조사하고 있다. 그 중 년도별 전파잡음레벨의 변화와 시간에 따른 잡음레벨 변화를 분석해보니 주파수 대역에 따라 특징적인 변화를 보여주고 있다. 따라서 앞으로 주파수 스펙트럼분포와 잡음원과의 관계를 분석하여 전파환경 보호에 관한 대책을 세우고 원활한 전파서비스가 제공될 수 있도록 할 것이다.

  • PDF

Harmonic Analysis of NPC type three-level Inverter (NPC형 3-레벨 인버터의 고조파 특성 해석)

  • Kwon, Kyoung-Min;Im, Jae-Kwan;Choi, Jae-Ho
    • Proceedings of the KIEE Conference
    • /
    • 2009.07a
    • /
    • pp.1007_1008
    • /
    • 2009
  • 본 논문은 3상 NPC형 3-레벨 인버터를 영시퀀스 주입에 의한 SVPWM방식에 고조파의 특성이 가장 우수하다고 알려진PD(phase disposition)방식의 멀티 캐리어 방식을 적용하였다. 구현된 NPC형 3-레벨 인버터는 전 영역에서 동작할 수 있도록 구현하여, 각 영역에 따른 고조파 및 THD를 분석하였다. 일반적은로 NPC형 3-레벨 인버터는 2-레벨 인버터에 비해 동일 변조비에서 고조파의 특성이 우수 한 것으로 알려졌다. 본 논문에서는 이러한 변조비에 따른 고조파의 분포 이중 푸리에 시리즈를 통해 분석하였고, 이를 시뮬레이션을 통하여 검증하였다.

  • PDF

The timing synchronization algorithm using the receive power level compensation in ATSC (ATSC DTV 시스템에서 수신 파워 레벨 보상을 이용한 타이밍 동기 기법)

  • Nam, Wan-Ju;Lee, Sung-Jun;Kim, Jea-Moung
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2006.11a
    • /
    • pp.197-200
    • /
    • 2006
  • ATSC DTV시스템에서는 심볼타이밍 동기를 위해서 ATSC규격에 소개되어있는 $77.3{mu}s$ 마다 반복적으로 삽입되어있는 세그먼트 싱크를 이용하는 세그먼트 동기 방법 또는 QAM과 같은 다중레벨을 가지는 신호에 일반적으로 사용되는 가드너(Gardner)방법을 사용한다. 이중 가드너 방법은 매심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이어서 일반적으로 사용한다. 가드너 방법을 이용하는 ATSC DTV시스템에서 가드너 방법에 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)는 수신단의 파워레벨이 기준 파워레벨에서 크게 벗어날 경우 에러를 검출 할 수 없는 문제점을 가지고 있다. 이를 해결 하기 위해 가드너 타이밍 에러 검출기 블록 앞에 송신파워 레벨과 수신파워 레벨의 비를 이용하여 정상적인 수신 파워 레벨로 수신학 수 있도록 보정하는 블록을 추가하여 전체적인 동기성능을 향상시키는 알고리즘을 제안한다.

  • PDF

Multilevel Relational Model based on Double Security Model (이중 보안 레벨 기반의 다단계 관계형 모형)

  • Kim, Sang-Suk;Kim, Ung-Mo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2000.10a
    • /
    • pp.121-124
    • /
    • 2000
  • DAC 정책을 기반으로 하는 DBMS에서 데이터에 대한 사용자의 접근 통제는 접근 규칙 데이터베이스에 저장된 접근 규칙을 바탕으로 이 사용자가 접근하려는 데이터에 접근 권리가 명시적으로 기술되었는지를 확인하므로 써 수행된다. MAC 정책은 각 시스템의 주체와 객체에게 보안 등급을 부여하고, 등급별로 분리된 정보의 보안을 유지하기 위해서 다중 보안 단계에서 정보를 처리하는 강제적 접근 권한을 제공한다. 본 논문에서는 실제 MAC 정책을 기업 환경에 적용시키는데 있어서는 많은 제약사항이 존재하고 있으며, 이러한 제약사항 중에 레벨별로 정보의 공유가 필요할 경우에 레벨간에 최대, 최소를 둠으로써 레벨간의 정보 공유를 가능하게 만들고자 하는 모델을 제안하고자 한다.

  • PDF

Task-level Representation and Control Technique for Avatar Behavior (아바타 행위에 대한 작업레벨 표현 및 제어기법)

  • 김재경;오재균;임순범;최윤철
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.04b
    • /
    • pp.520-522
    • /
    • 2004
  • 최근 인터넷의 발달과 더불어 사이버 공간을 이용한 활용 분야가 나날이 발전하고 있으며 이중 아바타 활용기술 분야도 그 중의 하나이다. 그러나 현재 아바타 행위 표현 및 제어에는 체계적이고 표준적인 접근 방식이 결여되어 있어 아바타 행위 표현의 어려움이 있는 실정이다. 본 논문에서는 다양한 도메인 환경에서 아바타의 제어를 보다 쉽게 하기 위해 아바타 행위 표현의 계층적인 접근 방식을 제안하였다. 먼저 작업레벨에서는 특정 도메인에서 필요한 작업을 수행하기 위한 행위들을 정의하고 이들은 도메인 환경에 종속되지 않는 일반적인 아바타의 상위 레벨의 모션들을 이용하여 수행된다. 마지막 단계인 하위레벨 모션에서는 표준기반의 아바타 구조인 H-ANIM에 따라 아바타의 각 부분을 제어한다. 이와 같은 접근 방식을 통하여 사용자 측면에서 보다 쉽게 아바타의 행위를 제어할 수 있으며, 표준형식(XML)언어를 이용하여 확장 및 호환이 가능하다. 향후 연구로는 아바타의 작업 입력을 위한 사용자 인터페이스 개발 및 아바타와 도메인 환경내의 객체간의 상호작용을 통한 아바타 제어기법 등이 요구된다.

  • PDF

Research on the Improvement of PAE and Linearity using Dual Bias Control and PBG Structure in Doherty Amplifier (포락선 검파를 통한 이중 바이어스 조절과 PBG를 이용한 도허티 증폭기 전력효율과 선형성 개선)

  • Kim, Hyoung-Jun;Seo, Chul-Hun
    • Journal of the Institute of Electronics Engineers of Korea TC
    • /
    • v.44 no.2
    • /
    • pp.76-80
    • /
    • 2007
  • In this paper, the PAE (Power Added Efficiency) and the linearity of the Doherty amplifier has been improved using dual bias control and PBG (Photonic BandGap) structure. The PBG structure has used to implement on output matching circuit and dual bias control has applied to improve the PAE of the Doherty amplifier at a low input level by applying it to a carrier amplifier. The Doherty amplifier using the proposed structure has improved PAE by 8% and 5dBc of IMD3 (3rd Inter-Modulation Distortion) compared with those of the conventional class AB amplifier. In addition to, it has been evident that the designed the structure has showed more than a 30% increase in PAE for flatness over all input power level.