DOI QR코드

DOI QR Code

Energy-efficient Set-associative Cache Using Bi-mode Way-selector

에너지 효율이 높은 이중웨이선택형 연관사상캐시

  • 이성재 (한양대학교 전자컴퓨터통신공학과) ;
  • 강진구 (한양대학교 전자컴퓨터통신공학과) ;
  • 이주호 (한양대학교 전자컴퓨터통신공학과) ;
  • 윤지용 (한양대학교 전자컴퓨터통신공학과) ;
  • 이인환 (한양대학교 컴퓨터공학부)
  • Received : 2012.08.09
  • Accepted : 2012.09.24
  • Published : 2012.10.30

Abstract

The way-lookup cache and the way-tracking cache are considered to be the most energy-efficient when used for level 1 and level 2 caches, respectively. This paper proposes an energy-efficient set-associative cache using the bi-mode way-selector that combines the way selecting techniques of the way-tracking cache and the way-lookup cache. The simulation results using an Alpha 21264-based system show that the bi-mode way-selecting L1 instruction cache consumes 27.57% of the energy consumed by the conventional set-associative cache and that it is as energy-efficient as the way-lookup cache when used for L1 instruction cache. The bi-mode way-selecting L1 data cache consumes 28.42% of the energy consumed by the conventional set-associative cache, which means that it is more energy-efficient than the way-lookup cache by 15.54% when used for L1 data cache. The bi-mode way-selecting L2 cache consumes 15.41% of the energy consumed by the conventional set-associative cache, which means that it is more energy-efficient than the way-tracking cache by 16.16% when used for unified L2 cache. These results show that the proposed cache can provide the best level of energy-efficiency regardless of the cache level.

본 논문은 레벨1 캐시에서 가장 우수한 수준의 에너지 효율을 제공하는 웨이룩업캐시와 레벨2 캐시에서 가장 높은 에너지 효율을 제공하는 웨이추적캐시의 장점을 결합하여, 모든 레벨의 캐시에서 가장 높은 수준의 에너지 효율을 제공하는 이중웨이선택캐시를 제안한다. Alpha 21264 프로세서의 예를 이용한 시뮬레이션 결과에 따르면, 이중웨이선택캐시는 레벨1 명령어캐시에서 일반적인 연관사상캐시에 비해 27.57%의 에너지를 소비하여, 웨이룩업캐시와 같은 수준의 에너지 효율을 제공한다. 그리고 이중웨이선택캐시는 레벨1 데이터 캐시에서 일반적인 연관사상캐시에 비해 28.42%의 에너지를 소비하며, 이는 웨이룩업캐시에 비해 에너지 소비가 15.54% 감소한 것이다. 또한 이중웨이선택캐시는 레벨2 캐시에서 일반적인 연관사상캐시에 비해 15.41%의 에너지를 소비하며, 이는 웨이추적캐시에 비해 에너지 소비가 16.16% 감소한 것이다.

Keywords

References

  1. D. A. Patterson, John L. Hennessy, Computer architecture: a quantitative approach, 3rd Ed., Morgan Kaufmann Publishers Inc., San Francisco, CA, USA, 2002.
  2. D. Brooks, V. Tiwari, M. Martonosi, "Wattch: a framework for architectural-level power analysis and optimizations," Proc. of ISCA, Vancouver, British Columbia, Canada, pp.83-94, 2000.
  3. J. Montanaro, et.al., "A 160 MHz, 32b 0.5W CMOS RISC microprocessor," IEEE Journal of Solid-State Circuits, Vol.31, No.11, pp.1703-1714, November, 1996. https://doi.org/10.1109/JSSC.1996.542315
  4. K. Inoue, T. Ishihara, K. Murakami, "Way-predicting set-associative cache for high performance and low energy consumption," Proc. of ISLPED, San Diego, CA, USA, pp.273-275, 1999.
  5. A. Hasegawa, I. Kawasakai, K. Yamada, S. Yoshioka, S. Kawasaki, P. Biswas, "SH3: high code density, low power," Proc. of MICRO, Ann Arbor, Michigan, USA, pp.11-19, 1999.
  6. D. Nicolaescu, A. Veidenbaum, A. Nicolau, "Reducing power consumption for high-associativity data caches in embedded processors," Proc. of DATE, Munich, Germany, pp.1064-1068, 2003.
  7. S. Lee, J. Kang, I. Lee, "Way-lookup buffer for low-power set-associative cache," IEICE Electronics Express, Vol.8, No.23, pp.1961-1966, December, 2011. https://doi.org/10.1587/elex.8.1961
  8. J. Kang, S. Lee, I. Lee, "Way-tracking set-associative caches," IEE Electronics Letters, Vol.46, No.22, pp.1497-1499, October, 2010. https://doi.org/10.1049/el.2010.8526
  9. D. Burger, T. Austin, "The simplescalar tool set version 2.0," Technical Report 1342, University of Wisconsin, Madison, June, 1997.
  10. SPEC 2000 Benchmark. http://www.spec.org.
  11. N. Muralimanohar, R. Balasubramonian, and N. P. Jouppi, "CACTI 6.0: A tool to model large caches," Technical Report, HPL-2009-85, HP Laboratories, April, 2009.