• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (1)
• /
• pp.581-583
• /
• 2000

We are studied on the performance optimized synthesis and mapping of design on to one or more FPGA device. our multi-phased approach optimized the key parameters that affect performance by adequately modeling the impact on wire length, routability, and performance during technology mapping to produce designs that have high performance and high routability potential.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2000년도 추계학술대회 논문집
• /
• pp.131-134
• /
• 2000

본 논문에서는 디지털 IC회로의 입출력과 입출력 버퍼에 대한 입출력 버퍼정보 형식 모델링을 묘사하였고 입출력 버퍼의 전기적 특성을 표현하는 방법 등을 나타냈다. 또한 본 논문에서 도출한 입출력 버퍼 모델링은 CMOS와 TTL IC를 모델링 하는데 사용할 수 있는데 CMOS와 TTL IC 그리고 ROM과 RAM 메모리에 대한 입출력 버퍼 모델을 128개 정도 만들었다. 이러한 입출력 버퍼 모델은 정확한 행동(behavioral) 모델을 구성하기 위해 그리고 고속 회로의 PCB 디자인 시뮬레이션에 사용될 것이다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1990년도 하계종합학술발표회 논문집
• /
• pp.576-581
• /
• 1990

• 보존과학연구
• /
• 통권7호
• /
• pp.40-47
• /
• 1986

• 한국소성가공학회:학술대회논문집
• /
• 한국소성가공학회 1999년도 단조 심포지엄
• /
• pp.27-36
• /
• 1999

• 한국신뢰성학회:학술대회논문집
• /
• 한국신뢰성학회 2001년도 정기학술대회
• /
• pp.389-393
• /
• 2001

• 제어로봇시스템학회지
• /
• 제10권2호
• /
• pp.19-34
• /
• 2004

• 원자력산업
• /
• 제35권8호
• /
• pp.5-8
• /
• 2015

• 원자력산업
• /
• 제36권2호
• /
• pp.2-6
• /
• 2016

• 전기의세계
• /
• 제52권9호
• /
• pp.56-64
• /
• 2003