• 제목/요약/키워드: 이더넷

검색결과 511건 처리시간 0.027초

실시간 통신을 위한 이중 TDMA 구현 이더넷 (A Dual TDMA-implemented Ethernet for Real-Time Communication)

  • 이정훈;이봉규;박경린
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제26권3호
    • /
    • pp.341-349
    • /
    • 1999
  • 본 논문은 실시간 통신을 위한 이중 TDMA 구현 이더넷의 구조를 제시하고 이 네트워크 상에서의 대역폭 할당 기법을 제안 및 평가한다. 대역폭 할당 기법은 사전에 알려진 스트림 집합의 주가, 전송시간등의 실시간 트래픽 특성분석에 의해 프레임 시간의 범위, 사용율.종료시한.프로토콜 제약조건을 구하고 이를 만족시키는 프레임 시간과 슬롯시간을 결정한다. 이 기법은 단일 TDMA 구현 이더넷의 대역폭 할당에 따르는 낭비 시간 분석에 기반하고 있으며 이중화의 특성을 이용하여 낭비시간을 감소시킴으로써 단순히 대역폭이 두 배로 확장된 네트워크보다 높은 스케쥴 가능성을 보인다.

배전자동화시스템의 Ethernet Network 보호절체 메커니즘 연구 (A Study on the Ethernet Network protection switching mechanism for DAS)

  • 유남철;이성호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2011년도 제42회 하계학술대회
    • /
    • pp.745-747
    • /
    • 2011
  • 확장성과 유용성 그리고 간편성과 가격 효율성 측면에서 발전을 거듭하고 있는 이더넷은 가장 광범위한 커버리지를 확장해 가고 있으며 최근 전력시스템에도 그 적용성을 넓히고 있다. 또한 이미 표준화가 이루어진 기술과 많은 사용자로 인한 기술적 이해도가 높고 쉽게 구현할 수 있다는 점에서 최근 스마트그리드의 표준 인터페이스와 네트워크 표준으로 활발한 연구가 진행 중이다. 그러나 모든 통신망이 그러하겠지만 특히 이더넷 통신망의 경우 안정적인 동작과 중단 없는 서비스를 통하여 통신망의 효율성을 극대화하기 위해서는 통신망의 고장이나 성능의 저하에 대응하기 위한 관리방안이 필요하다고 하겠다. 따라서 논문에서는 이더넷 기반 링형 네트워크에서의 보호절체 메커니즘과 배전자동화 시스템에 대한 적용을 위한 다양한 적용기술에 대해 기술하고자 한다.

  • PDF

IPv6을 위한 비쥬얼 이더넷 트래픽 발생기의 설계 및 구현 (Design and Implementation of Visual Ethernet Traffic Generator for IPv6)

  • 황재민;정인상;정인환
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (3)
    • /
    • pp.349-351
    • /
    • 2004
  • 본 논문에서는 이더넷의 네트워크 진단과 분석을 위해 필수적인 트래픽 발생기를 IPv6주소체계를 지원하는 네트워크 환경을 고려하여 설계하고 구현한다. 인터넷주소의 고갈과 IPv4프로토콜의 비효율성을 개선하기 위해 IPv6프로토콜에 대한 연구가 활발하게 진행되고 있다. 또, 이더넷 트래픽은 패킷의 양과 프로토콜의 종류 그리고 패킷의 길이에 영향을 받는다. 본 연구에서 설계하고자 하는 트래픽 발생기는 이 세가지 항목을 조정하여 다양한 네트워크 트래픽을 발생하는 것을 목표로 한다. 설계된 트래픽 발생기는 허브, 라우터등의 네트워크 장비의 성능 명가와 패킷을 모니터링하는 소프트웨어들인 네트워크 진단 시스템과 침입탐지 시스템 등의 성능 평가 및 검증을 위해 사용될 수 있다.

  • PDF

기가비트 이더넷 8B/10B 선로부호의 Running Disparity 에러 검출 회로 설계 (A Design of Running Disparity error detection circuit for Gigabit Ethernet 8B/10B Line coding)

  • 이승수;송상섭
    • 한국통신학회논문지
    • /
    • 제26권10B호
    • /
    • pp.1470-1474
    • /
    • 2001
  • 8B/10B 선로부호를 채택한 기가비트 이더넷 PCS 수신측에서는 동기부의 바이트 동기획득과 수신부의 디코딩을 위해 Running Disparity(RD) 에러인 데이터열을 검출해야 한다. 기존의 RD 에러 검출 방법은 직렬 입력 비트에서 RD 에러를 검출하였으나 제안하는 RD 에러 검출 방법은 125MHz 속도의 10비트 데이터열을 받아 4비트열과 6비트열로 나누어 바이트 클럭에 따라 RD를 계산하고 계산된 이전의 RD값과 현재의 RD값을 비교하며 RD 위반 에러 데이터를 검출한다. 이는 기존의 RD 에러 검출 방법이 비트 클럭과 니블 클럭에 따라 RD 에러를 검출하기 때문에 야기되는 초고속 처리에 대한 한계를 해결한 것이며 기가비트 이더넷에 적합한 새로운 RD 에러 검출 방법이다.

  • PDF

Metro Ethernet을 이용한 국방망 구축방안 연구 (A Study of Defense Information Network Construction Using The Metro Ethernet)

  • 윤선중;이승종
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2003년도 춘계학술발표논문집 (중)
    • /
    • pp.1141-1144
    • /
    • 2003
  • Metro Ethernet 서비스는 기존의 라우터나 광전송장비를 거치지 않고 기가비트 이더넷으로 구성된 망을 이용해 스위치만으로 LAN과 같이 연결하는 서비스이다. 이 메트로 이더넷은 기존 SONET과는 달리 패킷교환 방식이므로 링크 대역폭의 효율적인 공유, 저렴한 칩과 장비, 사용자가 원하는 다양한 대역폭 할당, 피리고 인터넷 사용자의 증가와 원하는 대역폭의 증가로 등장하게 되었다. Metro Fiber Ethernet에 적용되는 기술로는 패킷분류화, 포트전송율 제어, QoS, 망복구 능련, 이더넷 VPN, 트래픽 엔지니어링 등이 있다. 본 논문에서는 이러한 기술들을 이용한 Metro Ethernet을 국방망에 적용함으로써 초고속 국방 통신망 구축을 제안하고자 한다.

  • PDF

10GE 스위치 시스템에서의 이중화 IPC 설계 및 구현 (Architecture of the Duplicate IPC Network for the 10 Gigabit Ethernet Edge Switch System)

  • 조규인;김유진;김준식;조경록
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 I
    • /
    • pp.390-393
    • /
    • 2003
  • 본 논문은 이스텔시스템즈와 한국전자통신연구원 (ETRI)이 공동개발한 QoS 기반의 10기가비트 이더넷 포트를 가지는 에지 스위치 시스템을 개발 하면서 적용된 분산된 스케일러블 이중화 IPC구조를 제안한다. 제안된 분산된 스케일러블 이중화 IPC구조는 라우팅 관련 로드를 분산하고 데이터 전달 능력을 향상시켜 라우팅의 성능을 개선시키는 것이다. 이 기능이 가능한 것은 라우팅 테이블 생성 및 관리의 분산을 위하여 전이중 방식의 고속이더넷 스위치를 이용한 이중화 IPC구조로 설계되었기 때문이다. 본 논문에서는 분산된 스케일러블 이중화 IPC구조에 대한 내용을 설명하고 그에대한 구현 방법을 설명한다. 제안된 분산된 스케일러블 이중화 IPC는, 차후 공동개발되는 160Gbps급의 10기가비트 이더넷 백본 스위치 시스템에도 적용함으로써 보다 신뢰성 있는 시스템의 설계 효과를 가져올 것으로 생각된다.

  • PDF

Residential Ethernet 에서의 프레임 동기 방법 (Timing and Synchronization for Residential Ethernet)

  • 강성환;권용식;정민석;김승호
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2006년도 가을 학술발표논문집 Vol.33 No.2 (D)
    • /
    • pp.524-529
    • /
    • 2006
  • 이더넷 환경에서 시간에 민감한 데이터를 전송하기 위해 각 장치들은 시간 동기를 맞출 필요가 있다. 동기식 이더넷에서는 정확한 시간 동기를 위해 IEEE 1588의 서브넷 개념을 이용한다. 현재 연구되고 있는 동기 방법은 LAN상의 장치 중 하나의 기준 되는 동기 정보를 제공하는 장치를 선정하고 이 장치에 의해 다른 모든 장치가 동기를 맞추는 방법을 이용한다. 본 논문은 이러한 동기 정보를 제공하는 장치를 선정하는 알고리즘을 제안한다. 제안된 방법은 기존의 동기 방법과는 달리 동기 정보를 제공하는 장치를 선정하는 동시에 통신하는 장치와 동기를 맞추게 된다. 제안된 방법으로 기존 이더넷에서 시간에 민감한 데이터 전송을 동기화하여 전송 할 수 있고 나아가 무선 통신 및 IEEE 1394와의 연계를 통한 네트워크 전반적인 백본망으로 구성 될 수 있다.

  • PDF

비쥬얼 이더넷 트래픽 발생기의 설계 및 구현 (Design and Implementation of Visual Ethernet Traffic Generator)

  • 정인환;김진환
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 추계학술발표논문집 (중)
    • /
    • pp.1305-1308
    • /
    • 2002
  • 본 논문에서는 이더넷(Ehternet)의 네트워크 진단과 분석을 위해 필수적인 트래픽 발생기(traffic generator)를 설계하고 구현한다. 이더넷 트래픽은 패킷의 양과 프로토콜의 종류 그리고 패킷의 길이 등에 영향을 받는다. 본 연구에서 구현하고자 하는 트래픽 발생기는 이 세가지 항목을 편리한 사용자 인터페이스를 통해 선택하여 다양한 네트워크 트래픽을 발생하는 것을 목표로 한다. 구현된 트래픽 발생기 VTG 는 허브, 라우터 등 네트워크 장비의 성능 평가와 패킷을 모니터링하는 소프트웨어들인 네트워크 진단 시스템과 침입탐지 시스템 등의 성능 평가 및 검증을 위해 사용될 수 있다.

  • PDF

이더넷 전송장치에 있어서 최대 전송속도에서의 비동기로 인한 패킷손실 개선 (Reducing the Packet Loss Due to Asynchronization At the Maximum Link Speed Between Ethernet Transmission Systems)

  • 안정균;김성수;권용식;엄종훈
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2008년도 정보통신설비 학술대회
    • /
    • pp.579-583
    • /
    • 2008
  • 본 논문은 이더넷이 비동기식으로 전송됨으로 인해, 동일한 전송속도를 가진 장비라 할지라도 링크가 제공하는 명목상의 최대속도로 전송될 경우, 상호 접속한 장비간의 전송클럭 차이로 인해 프레임의 손실이 발생한다. 본 논문에서는 PHY에서 복원된 수신 클럭과 송신 클럭의 차이를 비교하고 동시에 프레임버퍼에 쌓인 큐를 참조하여 프레임 손실이 방생할 수 있는 임계치를 넘어설 경우, 전송프레임의 프리엠블 길이를 조정함으로써 이더넷 장비에서 전송클럭의 차이로 인한 프레임손실을 줄일 수 있음을 확인하였다.

  • PDF

고속 이더넷 응용을 위한 10b/8b 디코더의 설계 (A Design of 10b/8b Decoder for High-Speed Ethernet Applications)

  • 차근호;손승일;최익성
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2004년도 춘계종합학술대회
    • /
    • pp.664-668
    • /
    • 2004
  • 본 논문에서는 고속 이더넷의 고속의 이더넷의 물리계층에서 수신된 비트열로 부터 클록을 복원하고, 이 클록으로부터 동기된 비트열을 10b/8b 디코딩한 다음, 바이트열로 복원하여 데이터 링크계층의 MAC(Media Access controller)로 전송한다. PCS의 디코더는 S비트의 데이터와 제어신호를 추출하여 MAC으로 전달하는 기능을 수행한다. 즉 본 논문에서는 PCS기능 중 가장 중요한 요소인 10b/8b 디코더를 VHDL언어를 사용하여 기술하고 Xilinx ISE5.1를 이용하여 구현하였고, 입력 부분에 DDR인터페이스를 사용하였다. 구현한 결과 1056개의 게이트 사용하였으며, 10Gbps를 지원하기 위해서는 한 블록 당 2.5Gbps의 처리속도가 필요하다. 설계 모듈은 5.1Gbps의 처리 속도를 지원하여 관련 응용분야에서 사용이 가능할 것으로 사료된다.

  • PDF