• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.8
• /
• pp.11-16
• /
• 2008

In this paper, firstly we made of the rapid thermal processor equipment with the specifically useful structure to measure wafer stress. Secondly we made of the laser interferometry to inspect the wafer surface curvature based on the large deformation theory. And then the wafer surface fringe image was obtained by experiment, and the full field stress distribution of wafer surface comes into view by signal processing with thining and pitch mapping. After wafer was ground by 1mm and polished from the back side to get easily deformation, and it was heated by three to four times thermal treatments at about 1000 degree temperature. Finally the severe deformation between wafer before and after the heat treatment was shown.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.142.1-142.1
• /
• 2015

웨이퍼 표면에서 부유 전위 분포를 측정하기 위해서 웨이퍼형 탐침 배열을 제작하고 측정회로를 만들었다. 아르곤 플라즈마의 경우 낮은 압력에서 부유 전위의 분포는 중심에서 최대값을 갖는 포물선 형태로 나타났다. 하지만 음이온 가스의 압력이 증가함에 따라 부유 전위의 분포가 현저하게 변화했다. 가스 압력이 높아짐에 따라 비국부적이었던 플라즈마의 방전 특성이 국부적으로 변화했기 때문이다. 이외에도 음이온도 부유 전위의 분포를 변화시킬 수 있음을 확인하였다. 이 연구는 반도체 제조 공정에서 웨이퍼 표면에서 전하 축적에 의한 손상을 이해하는데 도움이 될 것으로 기대된다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2004.05a
• /
• pp.207-212
• /
• 2004

4 ～ 20 nm 범위의 입자들이 갖는 전기적 특성을 이용하기 위하여 이들 입자를 300mm 웨이퍼 위에 균일하게 증착시키는 기술을 개발하고자 하였다. 이를 위하여 나노 임자의 증착 장비 개발에 필요한 증착 장비내 유동장 해석 및 온도 구배장 해석을 수행하였다. 증착 장비 입구의유량이 3 1pm, 4 nm인 경우, 입자의 확산력만을 고려하였을 때, 대부분의 입자들은 웨이퍼 표면이 아닌 벽면으로의 부착이 98% 정도 일어났다. 그러나 입자의 열영동 및 전기영동을 고려한 경우, 100% 웨이퍼 표면에 증착되는 것을 알 수 있었다. 따라서 입자의 확산력 이외의 외력(열영동, 전기영동)을 이용하면 웨이퍼 표면에의 증착 효율을 상승시킬 수 있을 것으로 판단된다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.184-184
• /
• 2015

주석-은 합금 도금액은 반도체 웨이퍼 패키지 공정에 사용되어지고 있으며, 기존의 저속 주석-은 합금 도금액 대비 개발된 고속 주석-은 합금 도금액은 10ASD 이상에서 안정된 사용이 가능하고 기존의 주석-은 합금에 비해 생산효율을 증가의 목표를 가지고 개발을 진행하게 되었다. 웨이퍼 도금 평가를 통해 범프 두께가 균일하고, 표면 형상이 균일한 약품임을 검증하였으며, 액관리가 편하고, Sn과 Ag의 석출 비율도 관리 가능한 제품을 개발하였다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.36 no.10
• /
• pp.1241-1248
• /
• 2012

The objective of this study is to evaluate the thermal damage characterization of a silicon wafer subjected to a CW laser beam. The variation in temperature and stress during laser beam irradiation has been predicted using a three-dimensional numerical model. The simulation results indicate that the specimen might crack when a 93-$W/cm^2$ laser beam is irradiated on the silicon wafer, and surface melting can occur when a 186-$W/cm^2$ laser beam is irradiated on the silicon wafer. In experiments, straight cracks in the [110] direction were observed for a laser irradiance exceeding 102 $W/cm^2$. Furthermore, surface melting was observed for a laser irradiance exceeding 140 $W/cm^2$. The irradiance for surface melting is less than that in the simulation results because multiple reflections and absorption of the laser beam might occur on the surface cracks, increasing the absorbance of the laser beam.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.215-215
• /
• 2012

Sillicon Wafer는 순도 99.9999999%의 단결정 규소를 사용하여 만들어진다. 웨이퍼의 표면은 결함이나 오염이 없어야 하고 회로의 정밀도에 영향을 미치기 때문에 고도의 평탄도와 정밀도를 요구한다. 특히 실리콘의 순도는 효율성에 영향을 주는 주요 원인으로 금속의 오염은 실리콘 웨이퍼의 수명을 단축시켜 효율성을 떨어뜨린다. 표면에 흡착된 구리와 니켈은 Silicon 오염의 주요인 중 하나로 알려져 있다. 이 연구는 Silicon Wafer 표면에 흡착된 구리가 내부로 확산되는 메커니즘을 규명하는 것을 목표로 한다. 표면에 구리가 흡착된 상태는 AES 및 LEED로 관찰하였다. 표면에 흡착된 구리의 표면(수평)및 내부(수직)확산은 SIMS를 이용하여 연구하였다.

• Proceedings of the KIEE Conference
• /
• 2000.07d
• /
• pp.2548-2550
• /
• 2000

RTP(Rapid Thermal Processing)은 IC제조 공정과 관련된 열처리 과정에 사용되는 단일 웨이퍼프로세스 기술이다. 반도체 웨이퍼를 고속 열처리할 때 웨이퍼별로 작은 반응실에서 가열, 가공, 냉각된다. 현재 사용되는 반도체 열처리장비는 고온로(furnace)에의해 대부분 이루어지지만, 시간이 많이 걸려서 주문형반도체 생산과 같은 다양한 종류의 웨이퍼를 소량 생산하는데는 부적절하다. 이에 매우 적은 시간이 소요되는 RTP장비가 많이 연구되고 있다. 그러나 RTP는 예기치 못한 몇 가지의 문제점을 일으킨다. 그중 하나는 웨이퍼 표면에 분포된 온도의 불 균일성이다. 이러한 불 균일성은 웨이퍼의 표면에 심각한 왜곡(distortion)을 일으켜 좋지 못한 결과를 가져오게 한다. 이번 논문의 목적은 RTP시스템을 수학적으로 모델링하고, 이를 이용하여 멀티 램프 시스템의 입력값을 조절하여 이미 배치된 램프에 대한 최적의 온도 균일도에 알맞은 각 램프입력을 구하여 램프 입력 프로파일을 만들고 또한 이를 이용하여 외란에 대한 PID 제어기 설계를 목표로 한다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.22 no.1
• /
• pp.321-326
• /
• 2021

This paper presents a technique to minimize damaged wafers during loading. A thin wafer used in solar cells and semiconductors can be damaged easily. This makes it difficult to separate the wafer due to surface tension between the loaded wafers. A technique for minimizing damaged wafers is to supply compressed air to the wafer and simultaneously apply a small horizontal movement mechanism. The main experimental factors used in this study were the supply speed of wafers, the nozzle pressure of the compressed air, and the suction time of a vacuum head. A higher supply speed of the wafer under the same nozzle pressure and lower nozzle pressure under the same supply speed resulted in a higher failure rate. Furthermore, the damage rate, according to the wafer supply speed, was unaffected by the suction time to grip a wafer. The optimal experiment conditions within the experimental range of this study are the wafer supply speed of 600 ea/hr, nozzle air pressure of 0.55 MPa, and suction time of 0.9 sec at the vacuum head. In addition, the technology improved by the repeatability performance tests can minimize the damaged wafer rate.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.36 no.5
• /
• pp.505-512
• /
• 2012

In this study, an inspection system based on an optical scanning mechanism is developed for the inspection of silicon wafers in solar cells. In particular, a structured hybrid illumination system that can satisfy the illumination requirement for the detection of various defects is designed. In the hybrid illumination system, the optimum illumination conditions are selected by considering the design of experiment in master glass and silicon wafer. The illumination conditions available are B-high, BG-high, BR-high, and BGR-high for master glass and R-middle-B-medium for silicon wafers. By using the illumination conditions for silicon wafers, numerous surface defects like pinhole, scratch, and chipping, can be accurately detected. The hybrid illumination system is expected to be widely used for the inspection of silicon wafers in solar cells.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.246-246
• /
• 2009

유도결합형 플라즈마(ICP) 식각장비 챔버 내부에서 플라즈마에서 노출된 실리콘 웨이퍼의 표면 온도변화를 측정하였다. 플라즈마를 방전할 때 식각 공정변수, 예를 들어 Bias power, ICP power 증가에 따른 실리콘 웨이퍼 표면 온도가 증가하는 현상을 관찰할 수 있었으며 이를 바탕으로 식각되는 실리콘의 표면온도와 플라즈마 내 입자거동 간의 관계를 조사하였다.