• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.293-293
• /
• 2010

최근 태양전지 연구에서 저가격화를 실현하는 방법 중 하나로 폐 실리콘 웨이퍼를 재생하는 방법에 관하여 많은 연구가 진행되고 있다. 그러나 기존 웨이퍼 재생공정은 높은 재처리 비용과 복잡한 공정등의 많은 단점을 가지고 있다. 챔버 내에 압축된 공기나 가스에 의해 가속된 미세 파우더들이 재료와 충돌하면서 식각하는 기계적 건식 식각 공정 기술이라고 할 수 있는 micro blaster 공정을 이용하면 기존 재생공정보다 낮은 재처리 비용과 간단한 공정으로 재생웨이퍼를 제작할 수 있다. 하지만 이러한 micro blaster 공정은 식각 후 표면에 많은 particle과 crack을 형성시켜 태양전지용으로 사용하기에 단점을 가진다. 본 연구에서는 이러한 micro blaster를 이용한 태양전지용 재생 웨이퍼를 제작하기 위해 폐 실리콘 웨이퍼의 표면 물질을 식각하고, 식각 후 충돌에 의해 발생된 표면의 particle과 crack을 DRE(Damage Remove Etching)공정으로 제거하는 연구를 진행 하였다. 먼저 폐 실리콘 웨이퍼와 같은 표면을 형성하기 위하여 시편 표면에 각각 Al($2000{\AA}$), $Si_3N_4(3000{\AA})$, $SiO_2(1{\mu}m)$, AZ1512($1{\mu}m$)을 형성하고 micro blaster의 파우더 크기, 압력, 스캔 속도 등의 공정 조건에 따라 폐 실리콘 웨이퍼 표면 물질을 식각하였다. 식각 후 폐 실리콘 웨이퍼의 식각된 깊이와 표면 물질 잔량을 측정하고, 폐 실리콘 웨이퍼의 표면에 particle과 crack, 요철이 형성되어 있는지를 확인하였다. 그 결과 폐 실리콘 웨이퍼에 형성된 물질의 두께 이상으로 식각되었으며, 표면 물질의 잔량이 남아 있지 않았고, 표면에 많은 particle과 crack, 요철이 형성되었다. 표면에 형성된 요철은 유지하면서 많은 particle과 crack을 제거하기 위하여 micro blaster공정 후 DRE 공정으로 표면 개선이 필요하였다. 이때 남겨진 요철은 입사광량을 증가시키고, 표면 반사율을 감소시켜 태양전지내의 흡수하는 빛의 양을 증가시키는 태양전지 texturing 공정 효과로 작용하게 된다. 표면에 남은 particle과 crack을 완전히 제거하면서 요철은 유지할 수 있게 HNA 용액의 농도와 시간에 따른 식각 정도를 측정하였다. DRE 공정 후 표면 particle과 crack이 완전히 제거되어 표면이 개선됨을 확인하였다. Micro blaster를 이용하여 폐 실리콘 웨이퍼의 표면을 식각하고, DRE공정으로 표면을 개선함으로써 태양전지용 기판으로의 재생 가능성을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.423.1-423.1
• /
• 2014

본 발표에서는 실리콘 이종접합 태양전지에서 중요한 실리콘 웨이퍼 표면/계면 제어에 대하여 발표한다. 다시 말하여, 실리콘 웨이퍼 기판 세정공정 변화에 따른 실리콘 웨이퍼 표면의 소수전하수명(minority carrier lifetime, MCLT) 및 태양전지 소자특성 변화에 대하여 연구하였다. 구체적으로, 실리콘 웨이퍼 클리닝 최초단계로써 KOH damage etching 공정을 도입할 때, 이후 클리닝 공정을 통일하여 적용한 웨이퍼 표면의 MCLT 및 상기 웨이퍼를 이용하여 플라즈마 화학기상증착법(PECVD)을 통하여 제작한 태양전지 소자 효율은 KOH etching 시간이 10분일 때 최대치에 도달한 후 감소하였다. 또한, RCA1, RCA2, Piranha로 이루어진 웨이퍼 클리닝 단계의 사이에, 또는 맨 마지막에 묽힌 불산용액(DHF, 5 %) 처리를 하여 표면 산화막 제거 및 수소종단처리를 하여 기판의 passivation 특성을 향상시키고자 할 때, 불산용액 처리 순서에 따른 웨이퍼 표면의 MCLT 및 태양전지 소자 효율을 비교하였다. 그 결과, 묽은불산용액을 클리닝 단계 사이에 적용하였을 때의 MCLT 및 태양전지 소자의 특성이 더 우수하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.361-361
• /
• 2012

사파이어 단결정은 LED 소자의 기판으로 널리 사용되고 있으며 현재 소자 수율을 향상시키기 위하여 6인치 이상의 대구경 웨이퍼를 만들기 위한 많은 노력을 경주하고 있다. 단결정, 특히 반도체 단결정 웨이퍼에서 ($00{\cdot}1$), ($10{\cdot}2$) 등의 어떠한 결정학적인 방위(crystallographic orientation)가 표면과 이루는 각도, 즉 표면방위각(off-cut 또는 misorientation angle)의 크기와 방향은 제조된 LED 소자의 물성에 영향을 끼치므로 웨이퍼를 가공할 때 정확하게 콘트롤해야 한다. 본 연구에서는 고분해능 X-선을 이용하여 표면이결정학적 방향과 이루는 면방위각을 정밀하게 결정하는 측정법을 연구하였다. 기존의 ASTM 의 측정법과는 다른 원리를 이용하고 웨이퍼의 휨(bending)이나 측정고니오 회전축의 편심과 무관하게 표면방위각을 결정하는 새로운 이론적 모델을 제시하고 그 모델을 적용하여 표면의 수직축이 대구경 사파이어 ($00{\cdot}1$) 축과 이루는 표면방위각을 정확하게 측정 분석하였다. 본 연구에서 사용한 6인치 사파이어 웨이퍼에 대하여 표면방위각은 $0.21^{\circ}$이었으며 표면각이 나타나는 방향은 웨이퍼의 primary edge 방향으로부터 $-1.2^{\circ}$ 벗어나 있는 방향이었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.376-377
• /
• 2011

결정질 실리콘 태양전지 연구에 있어서 가장 중요한 부분은 재료의 저가화와 공정의 단순화에 의한 저가의 태양전지 셀 제작 부분과 고효율의 태양전지 셀 제작 부분이다. 본 논문에서는 마이크로 블라스터를 이용하여 폐 실리콘 웨이퍼를 태양전지용 재생웨이퍼를 제작함으로써 고효율을 가지는 단결정 실리콘 웨이퍼를 저 가격에 생산하기 위한 것이다. 특히 마이크로 블라스터를 이용하여 폐 실리콘 웨이퍼를 가공 할 때 표면에 생성되는 요철은 기존 태양전지 셀 제작에서 텍스쳐링 공정과 같은 표면 구조를 가지게 됨으로써 태양전지 셀에 제작 공정을 줄일 수 있는 효과도 가지게 된다. 마이크로 블라스터는 챔버 내에 압축된 공기나 가스에 의해 가속 된 미세 파우더들이 재료와 충돌하면서 재료에 충격을 주고 그 충격에 의해 물질이 식각되는 기계적 건식 식각 공정 기술이다. 이러한 물리적 충격을 이용하는 마이크로 블라스터 공정은 기존 재생웨이퍼 제작 공정 보다 낮은 재처리 비용으로 간단하게 태양전지용 재생웨이퍼를 제작 할 수 있다. 하지만 마이크로 블라스터를 이용하면 표면에 식각된 미세 파티클의 재흡착이 일어나게 되므로 이를 제거하기 위하여 DRE(damage remove etching) 공정이 필요하게 된다. 본 연구에서는 이방성, 등방성 식각 공정으로 태양전지용 재생웨이퍼를 제작하기 위해 가장 적합한 DRE 공정을 찾기 위해 등방성 식각은 RIE 식각으로, 그리고 이방성 식각은 TMAH 식각을 이용하였다. 마이크로 블라스터 공정 후 표면 반사율과 SEM 사진을 이용한 표면 요철 구조를 확인 하였고, DRE 공정 후 표면 반사율과 SEM 사진을 이용하여 표면 요철 구조를 확인 하였다. 각각의 lifetime을 측정하여 표면 식각으로 생성된 결함들을 분석하여 태양전지용 재생웨이퍼 제작에 가장 적합한 공정을 확인 하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.2
• /
• pp.63-67
• /
• 2008

3D integration technology has been a major focus of the next generation of IC industries. In this study Si wafer ultra-thinning has been investigated especially for the effect of ultra-thinning on the silicon surface. Wafers were grinded down to $30{\mu}m\;or\;50{\mu}m$ thickness and then grinded only samples were compared with surface treated samples in terms of surface roughness, surface damages, and hardness. Dry polishing or wet etching treatment has been applied as a surface treatment. Surface treated samples definitely showed much less surface damages and better roughness. However, ultra-thinned Si samples have the almost same hardness as a bulk Si wafer.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.21-21
• /
• 2007

Strained silicon 기술은 MOSFET 채널 내 캐리어 이동도를 향상시켜 집적회로의 성능을 향상시키는 기술이다. 최근에는 strained 실리콘 기술과 SOI(silicon On Insulator) 기술을 접목시켜 집적회로 소자의 특성을 더욱 향상시킨 SSOI(Strained Silicon On Insulator) 기술이 연구되고 있다. 본 연구에서는 pseudo MOSFET 측정법을 이용하여 strained SOI 웨이퍼의 전기적 특성 분석을 행하였다. pseudo MOSFET 측정법은 SOI 웨이퍼의 전기적 특성분석을 위해 고안된 방법으로써 산화, 도핑 등의 소자 제조 공정 없이도 SOI 표면 실리콘층의 이동도와 매몰산화막과의 계면 특성 등을 분석해 낼 수 있는 기술이다. 표면 실리콘층의 두께와 매몰산화막의 두께가 각각 60nm, 150nm인 SOI 웨이퍼와 동일한 막 두께를 가지며 표면 실리콘층이 strained silicon인 SSOI 웨이퍼를 제작하여 그 특성을 비교 분석하였다. Pseudo MOSFET 측정 결과 Strained SOI 웨이퍼에서 표면 실리콘총 내의 전자 이동도가 일반적인 SOI 웨이퍼보다 약 25% 향상되었으며 정공 이동도나 매몰산화막의 계면 트랩밀도는 큰 차이를 보이지 않았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.306-306
• /
• 2012

사파이어 단결정은 LED 소자의 기판으로 널리 사용되고 있으며 현재 소재 수율을 향상시키기 위하여 6인치 이상의 대구경 웨이퍼를 만들기 위하여 많은 노력을 경주하고 있다. 단결정, 특히 반도체 단결정 웨이퍼에서($00{\cdot}1$), ($11{\cdot}0$) 등의 어떠한 결정학적인 방위(crystallographic orientation)가 표면과 이루는 각도, 즉 표면방위각(off-cut 또는 misorientation angle)의 크기와 방향은 제조된 LED 소자의 물성에 영향을 끼치므로 웨이퍼를 가공할 때 정확하게 컨트롤해야한다. 본 연구에서는 고분해능 X-선을 이용하여 표면이 결정학적 방향과 이루는 면방위각을 정밀하게 결정하는 측정법을 연구하였다. 본 연구에서는 기존의 ASTM 의 측정법과는 다른 원리를 이용하고 웨이퍼의 휨(bending)이나 측정고니오 회전축의 편심과 무관하게 표면방위각을 결정하는 새로운 이론적 모델을 제시하고 그 모델을 적용하여 표면의 수직축이 대구경 사파이어($00{\cdot}1$) 축과 이루는 표면방위각을 정확하게 측정 분석하였다. 그리고 이러한 측정방법의 장점을 이용하여 ASTM의 측정법과 면방위 측정 결과를 비교 분석 하였다. 150 mm 사파이어 웨이퍼를 ASTM의 방법으로 면방위를 측정하였을 때 고분해능 장비에서 회전축 ${\Phi}$의 기준을 다르게 설정함에 따라서 수직/수평 면방위 측정결과가 많은 차이를 보였다. 그러나 본 연구에서 사용한 측정법에서는 이러한 수직/수평 면방위의 값들이 거의 변화하지 않고 일정하게 나타나는 것을 확인 하였으며, 측정한150 mm 사파이어 웨이퍼의 표면방위각은 $0.21^{\circ}$이고 표면각이 나타나는 방향은 웨이퍼의 primary edge 방향으로부터 $1.2^{\circ}$벗어나 있는 방향이었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.270-270
• /
• 2010

결정질 실리콘 태양전지는 표면반사에 의한 광 에너지 손실을 최소화 시키고자 식각을 통한 표면 조직화(texturing)가 이루어진다. 단결정 실리콘 웨이퍼의 경우 알칼리 용액(alkali solution)을 사용하여 이방성 식각(anisotropic etching)을 함으로써 표면에 피라미드를 형성하고 광 포획(light trapping) 효과에 의해 반사율을 줄이게 된다. 그러나 피라미드 형성을 통한 반사율 감소에는 한계를 가지고 있다. Metal assisted etching을 기반으로 한 새로운 형태의 텍스쳐링인 nano texturing은 피라미드가 이루어진 표면에 수많은 nm사이즈의 구조를 형성시킴으로써 표면에서의 반사율을 현저히 감소시킨다. 먼저 $AgNO_3$용액으로 웨이퍼 표면에 Ag입자를 코팅한 후, 그 웨이퍼를 다시 $HF/H_2O_2$ 용액으로 일정시간 동안 식각을 거치게 된다. 그로 인해 표면에는 수 nm 사이즈의 구조물들이 피라미드 위에 생성되고, $AgNO_3$의 농도 및 식각 시간에 따라 그 구조물의 크기 및 굵기가 달라진다. 결과적으로 평균 10%이상의 반사율을 보이던 기존 텍스쳐링 웨이퍼에서 3%이하의 낮은 반사율을 얻을 수 있었다. 또한 이런 nano texturing을 n-emitter 형성 공정 등에 따른 영향과 carrer lifetime에 대하여 연구하였다.

• Proceedings of the KAIS Fall Conference
• /
• 2002.05a
• /
• pp.218-221
• /
• 2002

80년대 반도체 산업의 급격한 성장으로 오늘날 반도체 산업은 반도체소자의 초고집적화, 웨이퍼의 대구경화로 발전이 거듭났으며, 소자의 성능과 생산 수율의 향상을 위하여 실리콘 웨이퍼의 세정하는 기술 및 연구를 계속 진행하고 있다. 기존의 반도체 세정은 과다한 화학약품의 사용으로 비 환경친화적이며, 이에 본 연구에서는 기존의 세정방법을 대체하기 위한 방법으로 환경친화적인 전리수를 이용한 반도체 세정법을 하였다. 이때 실리콘 웨이퍼 표면의 원자적 상태의 변화가 발생하여 다양한 방법으로 확인할 수 있다. 본 연구에서는 이러한 분석을 하기 위하여 기존세정의 화학약품과 전리수로 세정한 웨이퍼의 표면을 비교하였으며, 또한 온도 및 시간별 표면상태변화를 분석하였다. 특히 접촉각 변화에 중점을 두어 변화를 관찰하였으며, 음극수의 경우 17.28。, 양극수의 경우 34.l。의 낮은 접촉각을 얻을 수 있었다.

• Clean Technology
• /
• v.18 no.1
• /
• pp.43-50
• /
• 2012

Cleaning procedure of solar silicon wafer, following ingot sawing process in solar cell production is studied. Types of solar silicon wafer can be divided into monocrystalline or multicrystalline, and slurry sawn wafer or diamond sawn wafer according to the ingot growing methods and the sawing methods, respectively. Wafer surface and contaminants can vary with these methods. The characterisitics of contaminants and wafer surface are investigated for each cleaning substrate, and appropriate cleaning agents are developed. Physical properties and cleaning ability of the cleaning agents are evaluated in order to verify the application in the industry. The wafers cleaned with the cleaning agents do not show any residual contaminants when analyzed by XPS and regular patterns are formed after texturization. Furthermore, the cleaning agents are applied in the production industry, which shows superior cleaning results compared to the existing cleaning agents.