• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.18 no.5
• /
• pp.475-480
• /
• 2017

In this paper, the conductivity of the fine pattern is improved in the insulating substrate by laser-induced forward transfer (LIFT) process. The high laser beam energy generated in conventional laser induced deposition processes induces problems such as low deposition density and oxidation of micro-patterns. These problems were improved by using a polymer coating layer for improved deposition accuracy and conductivity. Chromium and copper were used to deposit micro-patterns on silicon wafers. A multi-pulse laser beam was irradiated on a metal thin film to form a seed layer on an insulating substrate(SiO2) and electroless plating was applied on the seed layer to form a micro-pattern and structure. Irradiating the laser beam with multiple scanning method revealed that the energy of the laser beam improved the deposition density and the surface quality of the deposition layer and that the electric conductivity can be used as the microelectrode pattern. Measuring the resistivity after depositing the microelectrode by using the laser direct drawing method and electroless plating indicated that the resistivity of the microelectrode pattern was $6.4{\Omega}$, the resistance after plating was $2.6{\Omega}$, and the surface texture of the microelectrode pattern was uniformly deposited. Because the surface texture was uniform and densely deposited, the electrical conductivity was improved about three fold.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.66.1-66.1
• /
• 2011

반도체를 비롯하여 LCD, OLED와 같은 디스플레이 (FPD: Flat Panel Display) 분야는 국가 선도 사업으로써 발전을 거듭해오고 있다. 하지만 기술의 성숙도가 높아짐에 따라 최근 중국과 대만 업체와의 경쟁이 심화되고 있으며, 더불어 환경문제가 큰 이슈로 떠오르고 있어 신기술 개발을 통한 생산 수율 향상 및 친환경 공정 개발의 중요성이 커지고 있다. 반도체, 디스플레이 공정에서 생산 수율 저하의 주요 원인으로써 공정 중 발생하는 미세 오염 입자를 들수 있다. 반도체 및 디스플레이 공정에서 세정 기술은 전체 기술의 30% 이상을 차지하며 생산 수율 및 제품의 품질에도 큰 영향을 주는 공정이다. 세정 공정은 일반적으로 습식 세정 공정이 낮은 공정비용을 바탕으로 널리 적용되어 왔으나, 기판의 대형화와 패턴의 미세화에 따라 정밀한 세정 스펙이 요구되며 더불어 막대한 양의 초순수와 화학액의 사용으로 인한 공정비용 증가와 환경 규제 강화에 따른 폐수 처리의 문제에 직면하고 있다. 이에 따라 폐수의 양을 줄이며 건조공정을 필요로 하지 않아 공정비용을 줄일 수 있는 건식 세정 공정에 대한 연구가 활발히 진행 되고 있다. $CO_2$ snow jet 세정 기술은 건식 공정으로써 $CO_2$ 가스를 특수하게 제작된 분사 노즐에서 고압으로 가스를 분사하여 이 때 발생되는 순간적인 감압에 의한 단열 팽창으로 생성된 $CO_2$ snow 입자가 기판 표면의 오염물과 물리적 충돌을 하어 세정이 이루어지는 기술이다. 특히 $CO_2$ 세정은 환경과 인체에 무해하며 공정 후 바로 승화하기 때문에 추가적인 폐수처리 공정 등이 필요하지 않고, 건식 공정으로써 수세(Rinse) 공정을 필요로 하지 않기 때문에, 공정비용을 크게 줄일 수 있으며 물반점 발생을 방지 할 수 있는 친환경 건식 공정으로써의 장점을 가지고 있다. 본 연구에서는 자체적으로 개발한 $CO_2$ snow jet을 바탕으로 하여 다양한 공정조건을 변화시켜 세정효율을 측정하는 한편, 최적화 하기 위한 연구를 진행하였으며 더불어 $CO_2$ snow의 세정력을 정량적으로 평가하기 위한 연구를 진행하였다. 실험을 통해 가장 효과적으로 $CO_2$ snow 입자를 배출 할 수 있는 공정 조건으로써 5 bar의 캐리어 가스 압력을 사용하여, 세정력에 가장 큰 영향을 줄 수 있는 분사 노즐과 기판 사이의 거리 및 분사 노즐의 각도 등을 변화시켜 각 조건에 따른 세정효율을 평가하였다. 세정 오염물은 Silica, PSL 표준 입자(Duke scientific, USA)를 정량적으로 웨이퍼에 오염 시킨 후, 파티클 스캐너(Surfscan 6500, KLA-Tencor, USA)를 이용하여 세정 전 후의 오염입자 개수 변화를 통해 정량적으로 세정효율을 평가하였다. 본 연구를 통하여 $CO_2$ snow jet를 이용한 친환경 고효율 건식 세정 공정 메커니즘을 분석하였으며, 노즐과 기판 사이의 간격 및 분사 노즐의 각도 등을 최적화 한 세정 공정을 얻을 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.10 s.352
• /
• pp.80-89
• /
• 2006

The rapid development of process technology and the introduction of new materials not only make it difficult for process control but also as a result increase process variations. These process variations are barriers to successful implementation of design circuits because there are disparities between data on layout and that on wafer. This paper proposes a new design environment to determine the interconnect worstcase with accuracy and speed so that the interconnect effects due to process-induced variations can be applied to designs of $0.13{\mu}m$ and below. Common Geometry and Maximum Probability methods have been developed and integrated into the new worstcase optimization algorithm. The delay time of the 31-stage Ring Oscillator, manufactured in UMC $0.13{\mu}m$ Logic, was measured, and the results proved the accuracy of the algorithm. When the algorithm was used to optimize worstcase determination, the relative error was less than 1.00%, two times more accurate than the conventional methods. Furthermore, the new worstcase design environment improved optimization speed by 32.01% compared to that of conventional worstcase optimizers. Moreover, the new worstcitse design environment accurately predicted the worstcase of non-normal distribution which conventional methods cannot do well.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.22 no.1
• /
• pp.114-124
• /
• 2011

In this paper, we present a 2 GHz compact analog phase shifter with linear phase-tune characteristic. The compact phase shifter was designed base on a lumped all pass network and implemented using a ceramic substrate fabricated with thin-film technique. For a linear phase-tune characteristic, a capacitance of the varactor diode for a tuning voltage was linearized by connecting series capacitor and subsequently produced an almost linear capacitance change. The inductor and bias circuit in the all pass network was implemented using a spiral inductors for small size, which results in the size reduction to $4\;mm{\times}4\;mm$. In order to measure the phase shifter using the probe station, two CPW pads are included at the input and output. The fabricated phase shifter showed an insertion loss of about 4.2~4.7 dB at 2 GHz band and a total $79^{\circ}$ phase change for DC control voltage from 0 to 5 V, and showed linear phase-tune characteristic as expected in the design.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.148-148
• /
• 1999

다이아몬드에 버금가는 높은 경도뿐만 아니라 높은 화학적 안정성 및 열전도성 등 우수한 물리화학적 특성을 가진 입방정 질화붕소(cubic Boron Nitride)는 마찰.마모, 전자, 광학 등의 여러 분야에서의 산업적 응용이 크게 기대되는 자료이다. 특히 탄화물형성원소에 대해 안정하여 철계금속의 가공을 위한 공구재료로의 응용 또한 기대되는 재료이다. 특히 탄화물형성원소에 대해 안정하여 철계금속의 가공을 위한 공구재료로의 응용 또한 크게 기대된다. 이 때문에 각종의 PVD, CVD 공정을 이용하여 c-BN 박막의 합성에 대한 연구가 광범위하게 진행되어 많은 성공사례들이 보고되고 있다. 그러나 이러한 c-BN 박막의 유용성에도 불구하고 아직 실제적인 응용이 이루어지지 못한 것은 증착직후 급격한 박리현상을 보이는 c-BN 박막의 밀착력문제때문이다. 본 연구에서는 평행자기장을 부가한 ME-ARE(Magnetically Enhanced Activated Reactive Evaporation)법을 이용하여 c-BN 박막을 합성하고, 합성된 c-BN 박막의 밀착력에 미치는 공정인자의 영향을 규명하여, 급격한 박리현상을 보이는 c-BN 박막의 밀착력 향상을 위한 최적 공정을 도출하고자 하였다. BN 박막 합성은 전자총에 의해 증발된 보론과 (질소+아르곤) 플라즈마의 활성화반응증착(activated reactive evaporation)에 의해 이루어졌다. 기존의 ARE장치와 달리 열음극(hot cathode)과 양극(anode)사이에 평행자기장을 부여하여 플라즈마를 증대시켜 반응효율을 높혔다. 합성실험용 모재로는 p-type으로 도핑된 (100) Si웨이퍼를 30$\times$40 mm크기로 절단 후, 100%로 희석된 완충불산용액에 10분간 침적하여 표면의 산화층을 제거한후 사용하였다. c-BN 박막을 얻기 위한 주요공정변수는 기판바이어스 전압, discharge 전류, Ar/N가스유량비이었다. 증착공정 인자들을 변화시켜 다양한 조건에서 c-BN 박막의 합성하여 밀착력 변화를 조사하였다. 합성된 박막의 결정성 분석을 FTIR을 이용하였으며, Bn 박막의 상 및 미세구조관찰을 위해 투과전자현미경(TEM;Philips EM400T) 분석을 병행하였고, 박막의 기계적 물성 평가를 위해 미소경도를 측정하였다. 증착된 c-BN 박막은 3~10 GPa의 큰 잔류응력으로 인해 증착직후 급격한 박리현상을 보였다. 이의 개선을 위해 증착중 기판바이어스 제어 및 후열처리를 통해 밀착력을 수~수백배 향상시킬 수 있었다. c-BN 박막의 합성을 위해서는 증착중인 박막표면으로 큰 에너지를 갖는 이온의 충돌이 필요하기 때문에 기판 바이어스가 요구되는데, c-BN의 합성단계를 핵생성 단계와 성장 단계로 구분하여 인가한 기판바이어스를 달리하였다. 이 결과 그림 1에서 나타낸 것처럼 c-BN 박막의 핵생성에 필요한 기판바이어스의 50% 정도만을 인가하였을 때 잔류응력은 크게 경감되었으며, 밀착력이 크게 향상되었다.

• Journal of Sensor Science and Technology
• /
• v.1 no.2
• /
• pp.173-181
• /
• 1992

Tantalum pentoxide($Ta_{2}O_{5}$) thin films on p-type (100) silicon wafer were fabricated by RF reactive sputtering. Physical properties and structure of the specimens were examined by XRD and AES. From the C-V analysis, the dielectric constant of $Ta_{2}O_{5}$ films was in the range of 10-12 in the reactive gas atmosphere in which 10% of oxygen gas is mixed. The ratio of Ta : 0 was 1 : 2 and 1 : 2.49 by AES and RBS examination, respectively. The heat-treatment at $700^{\circ}C$ in $O_{2}$ ambient led to induce crystallization. When the heat-treatment temperature was $1000^{\circ}C$, the dielectric constant was 20.5 in $O_{2}$ ambient and 23 in $N_{2}$ ambient, respectively. The crystal structure of $Ta_{2}O_{5}$ film was pseudo hexagonal of ${\delta}-Ta_{2}O_{5}$. The flat band voltage shift(${\Delta}V_{FB}$) of the specimens and the leakage current density were decreased for higher oxygen mixing ratio. The maximum breakdown field was 2.4MV/cm at the oxygen mixing ratio of 10%. The $Ta_{2}O_{5}$ films will be applicable to hydrogen ion sensitive film and gate oxide material for memory device.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.11a
• /
• pp.384-384
• /
• 2009

최근 태양전지 개발이 본격화 되면서 태양전지 웨이퍼 표면에서의 재결합에 의한 손실을 줄이고 반사도를 감소시키기 위한 ARC 개발이 활발히 진행되고 있다. 이를 위해 널리 사용하는 ARC 물질로 수소화된 실리콘 질화막이 있다. 수소화된 실리콘 질화막은 PECVD 법으로 저온에서 실리콘 기판 위에 증착 가능한 장점이 있다. 또한 실리콘 질화막의 광학적, 전기적인 특성은 화학적 조성비에 의해 결정되며 증착온도 가변에 따라 균일도 및 굴절률 조절을 가능케 하여 태양전지의 효율을 향상 시킬 수 있다. 따라서 본 연구에서는 수소화된 실리콘 질화막을 태양전지에 적용하기 위해 질소 가스 분위기에서 PECVD를 이용하여 증착하고 그 특성을 분석하였다. 박막은 0.8 Torr의 압력에서 $150^{\circ}C{\sim}450^{\circ}C$의 기판 온도로 증착되었으며 이때의 RF power은 100W ~ 300W로 가변 하였다. 증착된 박막은 1.94 에서 2.23의 폭넓은 굴절률 값을 가지고 있었다. $SiH_4/NH_3$ 가스 비의 증가에 따라 박막 두께와 굴절률이 감소함을 확인 할 수 있었다. 이는 $NH_3$ 가스의 상대적인 증가에 따라 Si 생성을 선행하는 $SiH_4$ 가스의 부분압이 제한되기 때문이고, 이러한 결과로 박막내에 질소 원자가 증가함에 따라 N-H 결합이 증가하여 n-rich인 박막 상태가 되기 때문으로 분석된다. 증착된 실리콘 질화막의 소수반송자 수명 측정 결과 굴절률 2.23인 박막의 경우 약 87 us의 수명을 나타냈으며, 굴절률이 1.94로 줄어듦에 따라 소수반송자 수명 역시 79 us로 감소하였다. 수소화된 실리콘 질화막은 n-rich 보다 Si-rich 인 경우 effective 반송자 수명을 증가시켜 표면 재결합 속도를 줄이는데 유용함을 확인하였다. 또한 증착온도가 증가할수록, RF power가 증가 할수록 소수반송자 수명 역시 증가하였다. 반사도의 경우 $SiH_4$의 비율이 증가할수록 반사도가 감소함을 확인 하였으며, 증착온도 증가에 따라, RF power 증가에 따라 반사도가 감소하였다. 결과적으로 $450^{\circ}C$의 기판온도와 300W의 RF power에서 증착된 실리콘 질화막의 경우 가장 우수한 전기적, 광학적 특성을 보여주었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.395-396
• /
• 2011

본 논문에서는 30% 내외의 평균반사율을 가지는 다결정 실리콘 태양전지의 입사광 손실을 최소화하여 광전변환효율 극대화를 구현하기 위해서 SF6/O2 혼합가스를 이용한 RIE 표면 texturing 공정을 수행하였다. 현재 다결정 실리콘 태양전지는 다양한 방향의 grain을 가지기 때문에 단결정 실리콘에 적용되는 습식 식각 방식이 다결정 실리콘 표면 texturing에 적절하지 않은 것으로 알려져 있다. 이를 개선하기 위해서 이방성 식각 특성을 가지는 다양한 texturing 방법이 시도되고 있다. 대표적으로 기계적인 방식의 V-grooving, 레이저 grooving, 플라즈마 건식식각을 이용한 texturing 및 산 용액을 이용한 texturing 등의 연구가 보고되고 있다. 그 중에서 플라즈마 건식식각 방식의 하나인 RIE를 이용한 표면 texturing 공정이 간단한 공정과 산업계 응용의 용이성 때문에 활발히 연구되어 왔다. 특히 Sandia group과 일본 Kyocera사의 연구 결과에서는 그 가능성을 입증하고 있다. 본 연구에서는 공정의 단순화와 안전한 공정을 위해서 SF6/O2 혼합 가스를 이용하여 마스크 패턴 공정없이 RIE texturing 공정을 수행하였으며, RIE-textured 다결정 실리콘에 대해서 태양전지를 제작하여 표면 texturing이 광전변환효율에 미치는 영향에 대해서 분석하였다. 그 결과 SF6/O2 혼합 가스를 이용한 RIE texturing은 다결정 실리콘 표면에 주로 needle 구조를 형성하는 것을 확인하였다. 각 texturing 조건별 반사율의 차이는 needle 구조의 조밀도와 관련되는 것을 알 수 있었으며, 동일 공정 parameter 상에서 식각 시간 1, 2, 3, 4, 5분 기준 시간에 따른 표면 구조 분석 결과 seed 가 형성되고 그에 따라서 needle 형태로 식각되는 과정을 관찰하였다. 반사율은 분당 약 4%씩 낮아져 5분 식각 후 14.45% 까지 낮아졌으며, 표면 구조에서 폭은 약 30 nm로 모두 일정하며, 길이가 약 20, 30, 50, 80, 100 nm으로 증가되었다. 이 결과로 보아 seed로부터 needle 구조가 심화되어가는 것을 알 수 있었다. 시간에 따른 RIE texturing 후 제작된 태양전지는 효율이 1분 식각 기준 15.92%에서 약 0.35% 씩 낮아져 5분 식각 후 14.4%로 낮아졌다. Voc 는 texturing 시간에 관계없이 일정하며 Isc가 점점 감소되는 것으로 확인되었다. EQE 결과도 이와 동일하게 RIE texturing 시간이 길어질수록 전체 파장 범위에서 일정하게 낮아지는 것이 관찰되었다. Electroluminescence(EL) 이미지 결과 texturing 시간이 길어진 태양전지일수록 점점 어두운 이미지가 나타나 5분 식각의 경우 가장 어두운 결과를 나타내었다. 이런 결과는 한 가지 이유보다는 복합적인 문제로 예상되는데 궁극적으로는 RIE 공정 후 표면에 쌓인 charged particle들이 trap 준위를 형성하여 효율 및 공정상에 영향을 미친 것으로 보이며, 특히 잔류 O기가 불균일한 산화막을 형성하는 것으로 예상된다. 또한 EL 분석 결과를 볼 때 RIE texturing 공정이 길어질수록 불안정한 pn-junction을 형성하는 것을 확인하였으며, emitter 층 형성 후 PSG (phosphorous silica glass) 공정에서 needle의 상부 구조가 무너지면서 면저항이 증가된 결과로 분석된다. PSG 제거 후 측정된 면저항의 경우 3분 texturing 샘플부터 면저항이 약 4${\Omega}/sq$ 정도 증가됨을 확인하였다.

• Journal of the Korean Magnetics Society
• /
• v.6 no.5
• /
• pp.323-328
• /
• 1996

NiFe($60\;{\AA}$)/Cu($60\;{\AA}$)/Co($30\;{\AA}$) trilayers were formed on the $4^{\circ}$ tilt-cut Si(111) substrate by rf magnetron sputtering method. With a Cu($50\;{\AA}$) underlayer, NiFe($60\;{\AA}$)/Cu($60\;{\AA}$)/Co($30\;{\AA}$) trilayers developed in-plane magnebc anisotropy and in-plane perpendicular alignment of easy axes in two magnetic components of NiFe($60\;{\AA}$)/Cu($60\;{\AA}$)/Co($30\;{\AA}$) trilayers has been found. The easy axis of Co layer consisbng of NiFe($60\;{\AA}$)/Cu($60\;{\AA}$)/Co($30\;{\AA}$) trilayers turned out to be along $4^{\circ}$ tilt Si <112> direcbon and that of NiFe layer along Si <110> direction. [NiFe($60\;{\AA}$)/Cu($60\;{\AA}$)/Co($30\;{\AA}$)]/Cu($50\;{\AA}$)/Si(111, $4^{\circ}$ tiIt-cut) trilayers showed about 2.2 % MR ratio at room temperature and large plateau in MR curves, which are more improved MR characteristics than those in [NiFe($60\;{\AA}$)/Cu($60\;{\AA}$)/Co($30\;{\AA}$)]/Cu($50\;{\AA}$)/glass trilayers with no appreciable magnetic anisotropy.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.45 no.4
• /
• pp.29-34
• /
• 2008

Generally, for conventional 3-D Hall sensor it is general that the sensitivity for $B_z$ is about 1/10 compared with those for $B_x$ or $B_y$. Therefore, in this work, we proposed 3-D Hall sensor with new structures. We have increased the sensitivity about 6 times to form the trench using anisotropic etching. And we have increased the sensitivity for the $B_z$ by 80 % compared with those of $B_x$ and $B_y$ using deposition of the ferromagnetic thin films on the bottom surface of the wafer to concentrate the magnetic fluxes. Sensitivities of the fabricated sensor with Ni/Fe film for $B_x,\;B_y$, and $B_z$ were measured as 361mV/T, 335mV/T, and 286mV/T, respectively. It has also showed sine wave of Hall voltages over a $360^{\circ}$ rotation. A packaged sensing part was $1.2{\times}1.2mm^2$. The measured linearity of the sensor was within ${\pm}3%$ of error. Resolution of the fabricated sensor was measured by $1{\times}10^{-5}T$.