• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1553-1571
• /
• 1993

전형적인 컬퓨터보다 훨씬 강력한 계산 능력을 얻기 위해 병렬 컴퓨터 구조에 대한 많은 연가 진행되어 왔다. 이러한 컴퓨터들은 통상 상호 연결 네트워크(Interconnection Network)로 연결된 많은 수의 처리기들로 구성된다. 그중 중요한 한 부류가 초대규모 집적(Very Large Scale Integration) 또는 웨이퍼규모 집적(Wafer Scale Integration)을 이용한 셀룰러 병렬 처리기로 하나의 칩이나 웨이퍼에 단지 이웃으로만 연결된 많은 수의 단순 조를 가지는 처리기로 구성된다. 이런 셀룰러 병렬 처리기틀에 반드시 수반되는 문제가 재구현(Reconfiguration)으로 세가지 유형을 정의할 수 있는데 본 논문에서는 이 세가지 재구현 문제, 즉 결함 허용 재구현(Fault-Tolerant Reconfiguration), 기능적 재구현(Functional Reconfiguration), 그리고 통합 재구현(Integrated Reconfiguration)에 대하여 논하였다. 본 논문은 결함 진단 및 검출(Fault Detection and Fault Location) 제어 방법, 구성(Configuration) 제어방법, 재구현의 수행 단계 등 결함 허용 재구현과 기능적 재구현시 필요한 여러 고려 사항을 분석 정리하고, 최근 제기된 결함 허용 재구현과 기능적 재구현의 일체화 문제 즉 통합 재구현 문제의 이해에 핵심적인 결할 허용 재구현과 기능적 재구현 사이의 관계를 밝혔으며, 통합 재 구현에 적합한 결할 진단 및 검출 제어 방법과 구성제어 방법에 대하여 논하였다.

• 한국정보처리학회논문지
• /
• 제7권1호
• /
• pp.115-125
• /
• 2000

본 논문에서는 반도체 웨이퍼 세정 장비를 위한 모니터링 시스템의 기본 요소와 이를 기반으로 모니터링 시스템 모델을 제시한다. 기본 요소는 모니터링 시스템에서 요구되는 필수적인 기능으로써 제어 시스템과의 통신, 사용자 인터페이스, 원격 감시 시스템과의 통신, 감시 데이터 관리, 테스크간 통신으로 구성된다. 기본 요소들의 기능과 기본 요소들 간의 관계를 정의하여 독립된 테스크로 설계한다. 제시한 모델의 타당성을 평가하기 위하여 Windows NT에서 Visual C++를 사용하여 기본 요소들을 구현하여 반도체 웨이퍼 세정 장비의 모니터링 시스템에 적용해 보았다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2022년도 춘계학술발표대회
• /
• pp.477-480
• /
• 2022

반도체 성능 향상으로 신호를 전달하는 회로의 단위가 마이크로 미터에서 나노미터로 미세화되어 선폭(linewidth)이 점점 좁아지고 있다. 이러한 변화는 검출해야 할 불량의 크기가 작아지고, 정상 공정상태와 비정상 공정상태의 차이도 상대적으로 감소되어, 공정오차 및 공정조건의 허용범위가 축소되었음을 의미한다. 따라서 검출해야 할 이상징후 탐지가 더욱 어렵게 되어, 높은 정밀도와 해상도를 갖는 검사공정이 요구되고 있다. 이러한 이유로, 미세 공정변화를 파악할 수 있는 신규 검사 및 계측 공정이 추가되어 TAT(Turn-around Time)가 증가하게 되었고, 웨이퍼가 가공되어 완제품까지 도달하는데 필요한 공정시간이 증가하여 제조원가 상승의 원인으로 작용한다. 본 논문에서는 웨이퍼의 검계측 데이터가 아닌, 제조공정 과정에서 발생하는 다양한 센서 및 장비 데이터를 기반으로 웨이퍼 제조 결과가 양품인지 그렇지 않으면 불량인지 구별할 수 있는 가상계측 모델을 제안한다. 기계학습의 여러 알고리즘 중에서 다양한 장점을 갖는 XGBoost 알고리즘을 이용하여 예측모델을 구축하였고, 데이터 전처리(data-preprocessing), 주요변수 추출(feature selection), 모델 구축(model design), 모델 평가(model evaluation)의 순서로 연구를 수행하였다. 결과적으로 약 94% 이상의 정확성을 갖는 모형을 구축하는데 성공하였으나 더욱 높은 정확성을 확보하기 위해서는 반도체 공정과 관련된 Domain Knowledge 를 반영한 모델구축과 같은 추가적인 연구가 필요하다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1993년도 춘계학술대회 논문집
• /
• pp.192-197
• /
• 1993

반도체 기억소자의 급격한 발전추세에 대응하기 위해서는 노광(exposure) 장비의 증첩정밀도 (overlay accuracy)가 같이 개선되어야 한다. 본 연구에서는 64M ERAM 제조를 목적으로개발된 스텝 퍼(stepper) 시스템의 성능평가 항목 중에서 증첩정밀도에대한 측정방법 및 현재까지의 연구결과를 기술하였다. 제작된 웨이퍼 정렬계는 off-axis 및 TTL 광학계와 이들 정렬신호에 따라 움직이는 웨이 퍼 구동계로 구성되어 있다. off-axis 광학계는 화상처리와 회절의 두 가지 방식이 가능하도록 설계 제작되었으며, TTL 광학계는 dual beam interferometric method를 이용하였다. 본 실험의 결과는 웨이퍼 정렬계의 특성을 평가한 것으로서, 현재까지 off-axis 정렬 방법만으로 얻은 증첩정밀도는 0.26-0.29$\mu$m (m+3 $\sigma$ )이다. 따라서 여기에 이미 제작되어 있는 TLL 정렬광학계를 추가로 사용하면 0.1 $\mu$m 이하의 정밀도에 이를 것으로 예측된다.

• 전력전자학회지
• /
• 제14권1호
• /
• pp.21-25
• /
• 2009

전력반도체소자는 1947년 트랜지스터의 출현으로 반도체시대가 도래한 이후 사이리스터, MOSFET 및 IGBT 등으로 발전하였다. 개발당시에는 10A 정도의 전류처리 능력과 수백V 정도의 진압저지능력을 가지고 있었지만, 현재에는 정격전류로는 약 8,000A, 정격전압으로는 무려 12kV 급까지 발전되었다. 그러나 전력반도체 소자의 대부분은 실리콘을 윈료로 제작되고 있으며 현재 실리콘의 물성적 한계에 직면하여 고전압, 저손실 및 고속 스위칭화에 대한 새로운 도전이 시작되고 있다. SiC 전력용 반도체는 실리콘 반도체의 이론적 물성한계를 극복할 수 있는 소재로서 80년대 이후 각광받아 왔다. 하지만 대구경의 단결정 웨이퍼 및 저결함의 에피박막의 부재로 90년대 중반까지는 가능성 있는 재료로서만 연구되었다. 90년대 중반 단결정 웨이퍼가 상용화된 이후 단결정 웨이퍼의 대구경화 및 저결함화가 급속히 진전되어 전력용 반도체 소자의 개발도 활기를 띄게 되었다. 본 기고에서는 탄화규소 반도체소자의 기술동향에 대해 소개하고자 한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2020년도 추계학술대회
• /
• pp.248-251
• /
• 2020

전 반도체 제조 및 검사 공정 과정을 자동화하는 스마트 팩토리의 실현에 있어 제품 검수를 위한 검사 장비는 필수적이다. 하지만 딥 러닝 모델 학습을 위한 데이터 처리 과정에서 엔지니어가 전체 웨이퍼 영상에 대하여 결함 항목 라벨을 매칭하는 것은 현실적으로 불가능하기 때문에 소량의 라벨 (labeled) 데이터와 나머지 라벨이 없는 (unlabeled) 데이터를 적절히 활용해야 한다. 또한, 웨이퍼 영상에서 결함이 발생하는 빈도가 결함 종류별로 크게 차이가 나기 때문에 빈도가 적은 (minor) 결함은 잡음처럼 취급되어 올바른 분류가 되지 않는다. 본 논문에서는 소량의 라벨 데이터와 대량의 라벨이 없는 데이터를 동시에 활용하면서 결함 사이의 발생 빈도 불균등 문제를 해결하는 점진적 데이터 평준화 (progressive pseudo-labeling balancer)를 제안한다. 점진적 데이터 평준화를 이용해 분류 네트워크를 학습시키는 경우, 기존의 테스트 정확도인 71.19%에서 6.07%-p 상승한 77.26%로 약 40%의 라벨 데이터가 추가된 것과 같은 성능을 보였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (2)
• /
• pp.397-399
• /
• 2001

레이저를 이용한 마킹(marking) 시스템은 미러(mirror)를 움직이는 XY Scanner안 모터의 Thermal drift로 인한 오차와 laser 오류에 의해 마킹의 불량을 초래하게 된다. 따라서, 이 마킹 불량을 검사하기 위해 마킹 시스템에는 비젼(Vision)을 이용한 검사 장비가 탑재된다. 현재 웨이퍼 마킹기나 다른 마킹기의 비젼시스템은 후검사(post vision) 시스템을 도입하고 있다. 하지만, 후검사 시스템의 경우 마킹이 잘못되었을 때, 바로 마킹을 중지하지 못하고 적어도 한 단위 마킹(tray, 웨이퍼, Strip, PCB 등등)을 망치게 되고, 만일 마킹 대상물이 고가인 경우 상당한 금액의 손실을 가져오는 단점을 가지고 있다. 이러한 단절을 보완하기 위해 본 논문에서는 CPVS(Concurrent Processing Vision System)라는 시스템을 구현하였다. 이 시스템은 마킹과 마킹 품질검사를 동시에 병행함으로써 마킹이 잘못되었을 때 마킹을 중단하게 되어 더 이상의 손실이 나지 않게 하고 후처리 검사 시스템으로의 이송과정을 생략함으로써 processing time을 줄이고, 생산성을 높인다는 장점을 가지게 된다. 이 시스템의 구현은 Visual C++의 MFC 라이브러리를 사용한 MDI구조로 구현하였다.

• 응용통계연구
• /
• 제35권3호
• /
• pp.407-419
• /
• 2022

반도체는 제조 공정이 복잡하고 길어 결함이 발생될 때 빠른 탐지와 조치가 이뤄져야 결함으로 인한 손실을 최소화할 수 있다. 테스트 공정을 거쳐 구성된 웨이퍼 빈 맵(WBM)의 체계적인 패턴을 탐지하고 분류함으로써 문제의 원인을 유추할 수 있다. 이 작업은 수작업으로 이뤄지기 때문에 대량의 웨이퍼를 단 시간에 처리하는 데 한계가 있다. 본 논문은 웨이퍼 빈 맵의 정상 여부를 구분하기 위해 계층적 군집 분석을 활용한 새로운 결함 패턴 탐지 방법을 제시한다. 제시하는 방법은 여러 장점이 있다. 군집의 수를 알 필요가 없으며 군집분석의 조율 모수가 적고 직관적이다. 동일한 크기의 웨이퍼와 다이(die)에서는 동일한 조율 모수를 가지므로 대량의 웨이퍼도 빠르게 결함을 탐지할 수 있다. 소량의 결함 데이터만 있어도 그리고 데이터의 결함비율을 가정하지 않더라도 기계학습 모형을 훈련할 수 있다. 제조 특성상 결함 데이터는 구하기 어렵고 결함의 비율이 수시로 바뀔 수 있기 때문에 필요하다. 또한 신규 패턴 발생시에도 안정적으로 탐지한다. 대만 반도체 기업에서 공개한 실제 웨이퍼 빈 맵 데이터(WM-811K)로 실험하였다. 계층적 군집 분석을 이용한 결함 패턴탐지는 불량의 재현율이 96.31%로 기존의 공간 필터(spatial filter)보다 우수함을 보여준다. 결함 분류는 혼합 유형에 장점이 있는 계층적 군집 분석을 그대로 사용한다. 직선형과 곡선형의 긁힘(scratch) 결함의 특징에 각각 주성분 분석의 고유값과 2차 다항식의 결정계수를 이용하고 랜덤 포레스트 분류기를 이용한다.

• 공업화학
• /
• 제24권1호
• /
• pp.31-37
• /
• 2013

텍스쳐링에 의해 실리콘 웨이퍼의 표면반사율을 감소시키는 것은 실리콘 태양전지의 효율향상을 위해 매우 중요한 공정이다. 본 연구에서는 에칭속도 제어를 위해 촉매제를 포함한 산 용액으로 텍스쳐링 처리한 웨이퍼의 표면효과와 그 태양전지 특성을 평가 고찰하였다. 텍스쳐링 전 $HNO_3-H_2O_2-H_2O$ 용액의 전처리는 표면반사율의 초기 저감효과를 가져왔다. 이는 산화특성에 의해 유기 불순물이 제거되고 텍스쳐링을 위한 핵의 생성에 기인한다고 할 수 있다. 이후 공정에서 불산/질산 용액에 인산 및 초산과 같은 완충제를 첨가한 혼합용액을 제조하고, 적정 농도 조합과 그 처리시간의 최적화를 통해 개선된 텍스쳐링 효과를 얻을 수 있었으며 이 효과는 표면반사율 감소를 통해 확인할 수 있었다. 이렇게 제조된 실리콘 웨이퍼에 반사방지막 코팅 후 태양전지를 제작하여 그 변환효율을 측정한 결과 16.4%의 양호한 특성을 나타냈다. 이는 개선된 텍스쳐링 처리에 의해 저감된 표면특성에 의한 단락전류의 증가에 기인한 것으로 추정된다.

• 한국정보처리학회논문지
• /
• 제5권7호
• /
• pp.1813-1828
• /
• 1998

본 논문에서는 기능별로 태스크를 설계하고 프로세스간 통신을 위하여 공유 메모리를 사용하여 wet station 모니터링 시스템을 구현한다. 롯트라는 반도체 웨이퍼 단위를 처리하기 위하여 레시피 명령을 설계하고 이 레시피에 의한 롯트의 배치 처리 과정을 모니터링하는 방법에 대하여 논한다. 설계된 태스크 및 레시피, 공유 메모리를 구현하여 실제 장비에 적용한 결과 각 태스크들이 레시피 명령에 따라 공유 메모리를 매개로 하여 배치 작업을 진행하였고 그 과정을 그래픽 화면을 통해 시각적으로 모니터링 할 수 있었다.