• Title/Summary/Keyword: 웨이퍼 처리

Search Result 132, Processing Time 0.034 seconds

ONO 삼중막 패시베이션 구조의 열적 안정성에 관한 연구

  • Choe, Pyeong-Ho;Kim, Sang-Seop;Choe, Byeong-Deok
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2012.02a
    • /
    • pp.308-308
    • /
    • 2012
  • 현재 결정질 태양전지 제작에 있어 공정 단가 및 재료비 절감을 위해 실리콘 웨이퍼의 두께가 점점 얇아지는 추세이며, 이에 따른 장파장 영역 흡수 손실을 감소시키기 위한 방안으로 후면 패시베이션에 관한 연구가 활발히 진행되고 있다. 후면 패시베이션층으로는 SiO2, SiNx, a-Si:H, SiOxNy 등의 물질이 사용되고 있으며, 본 연구에서는 SiO2/SiNx/SiO2 (ONO)의 삼중막 구조를 패시베이션층으로 하여 SiNx 단일막 구조와의 열처리 온도에 따른 소수캐리어 수명(${\tau}eff$), 후면 재결합속도(Seff), 확산거리(LD) 등의 파라미터 변화를 비교하였다. 증착 직후와 $350^{\circ}C$에서의 Forming Gas Annealing (FGA), 그리고 $800^{\circ}C$의 고온에서의 fast firing 후의 각각의 파라미터 변화를 관찰하였다. 증착 직후 SiNx 단일막과 ONO 삼중막의 소수캐리어 수명은 각각 $108{\mu}s$$145{\mu}s$를 보였다. 후면 재결합속도는 65 cm/s와 44 cm/s를 보였으며, 확산거리는 각각 $560{\mu}m$$640{\mu}m$를 나타내었다. FGA와 firing 열처리 후 세 파마미터는 모두 향상된 값을 보였으며 최종 firing 처리 후 단일막과 삼중막의 소수캐리어 수명은 각각 $196{\mu}s$$212{\mu}s$를 보였다. 또한 후면 재결합속도는 28 cm/s와 24 cm/s를 보였으며, 확산거리는 각각 $750{\mu}m$$780{\mu}m$를 보여 ONO 삼중막 구조의 경우에서 보다 우수한 특성을 보였다. 본 실험을 통해 SiNx 단일막보다 ONO 패시베이션 구조에서의 열적안정성이 우수함을 확인하였으며, 또한 ONO 패시베이션 구조는 열적 안정성뿐 아니라 n-type 도핑을 위한 Back To Back (BTB) 도핑 공정 시 후면으로 의 도펀트 침투를 막는 차단 층으로서의 역할도 기대할 수 있다.

  • PDF

반도체 및 디스플레이 세정 공정용 $CO_2$ 클러스터 장비의 클러스터 발생 특성 분석

  • Choe, Hu-Mi;Jo, Yu-Jin;Lee, Jong-U;Kim, Tae-Seong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.02a
    • /
    • pp.303-303
    • /
    • 2013
  • 표면에 부착된 나노/마이크로 입자는 다양한 분야에서 오염물질로 작용한다. 특히 형상이 미세하고 공정 단계가 복잡한 반도체 및 디스플레이 등의 전자 소자 공정에서 미치는 영향이 크다. 따라서 입자상 오염물질의 제거에 관하여 상용화된 습식 세정 방법이 다양하게 존재하지만 표면 손상, 화학 반응, 부산물, 세정 효율 등 여러 가지 문제점이 있어 새로운 세정 방법이 요구된다. 이에 건식 세정 방법, 그 중에서도 입자의 충돌을 통해 제거하는 방법인 에어로졸 세정, 필렛 세정 등이 개발되었으나 마이크로 크기로 생성되는 입자로 인하여 형상의 손상이 크다. 따라서 본 연구에서는 나노 단위로 기체/고체 혼합물만 생성하여 세정하는 가스 클러스터 세정 방법을 이용하여 이러한 문제점을 해결하고자 하였다. 클러스터 세정 장비를 이용한 표면 처리는 충돌에 의한 제거에 기반한다. 따라서 생성 및 가속되는 클러스터로부터 대상으로 전달되는 운동량의 정도가 세정 특성에 영향을 미치며 이는 생성되는 클러스터의 크기에 종속적이다. 생성 클러스터의 크기 분포는 분사 거리, 유량, 분사 각도, 노즐 냉각 온도 등의 변수에 관한 함수이다. 따라서 본 연구에서는 $CO_2$ 클러스터를 이용한 세정 특성을 정의 및 제어하기 위하여 생성되는 클러스터 특성에 관하여 이론적, 수치 해석적, 실험적 연구를 수행하였다. 먼저, $CO_2$의 물리적 특성 및 이를 이용한 특정 크기 오염 물질을 제거하는데 요구되는 임계 클러스터 크기 계산을 이론적으로 구하였다. 이는 오염물질의 부착력과 클러스터의 운동량 전달에 의한 제거력의 비교를 통해 이루어졌다. 두 번째로 클러스터 크기분포를 수치 해석적으로 예측하기 위하여 각 조건에 대하여 유동해석을 수행하고 이를 통해 구해진 노즐 내 기체의 냉각 속도를 GDE (General Dynamic Equation) 계산에 대입하여 구하였다. 마지막으로 PBMS(Particle Beam Mass Spectrometer)를 이용하여 실험적으로 클러스터 크기분포를 각 조건에 대하여 구할 수 있었다. 또한 크기 분포 경향에 대한 간접적 확인을 위하여 포토레지스트가 코팅된 웨이퍼에 클러스터의 충격으로 생성된 크레이터 크기의 경향을 분석하였다. 이와 같은 방법에 의하여 생성되는 클러스터는 노즐의 유량 증가, 온도 상승에 각각 비례하여 작아지는 것을 확인할 수 있었다.

  • PDF

A study of Cluster Tool Scheduler Algorithm which is Support Various Transfer Patterns and Improved Productivity (반도체 생산 성능 향상 및 다양한 이송패턴을 수행할 수 있는 범용 스케줄러 알고리즘에 관한 연구)

  • Song, Min-Gi;Jung, Chan-Ho;Chi, Sung-Do
    • Journal of the Korea Society for Simulation
    • /
    • v.19 no.4
    • /
    • pp.99-109
    • /
    • 2010
  • Existing research about automated wafer transport management strategy for semiconductor manufacturing equipment was mainly focused on dispatching rules which is optimized to specific system layout, process environment or transfer patterns. But these methods can cause problem as like requiring additional rules or changing whole transport management strategy when applied to new type of process or system. In addition, a lack of consideration for interconnectedness of the added rules can cause unexpected deadlock. In this study, in order to improve these problems, propose dynamic priority based transfer job decision making algorithm which is applicable with regardless of system lay out and transfer patterns. Also, extra rule handling part proposed to support special transfer requirement which is available without damage to generality for maintaining a consistent scheduling policies and minimize loss of stability due to expansion and lead to improve productivity at the same time. Simulation environment of Twin-slot type semiconductor equipment was built In order to measure performance and examine validity about proposed wafer scheduling algorithm.

친환경 평판 디스플레이 세정을 위한 $CO_2$ Snow Jet 세정공정 개발에 관한 연구

  • Jeong, Ji-Hyeon;Gang, Bong-Gyun;Kim, Min-Su;Lee, Jong-Myeong;Lee, Gyu-Pil;Park, Jin-Gu
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2011.05a
    • /
    • pp.66.1-66.1
    • /
    • 2011
  • 반도체를 비롯하여 LCD, OLED와 같은 디스플레이 (FPD: Flat Panel Display) 분야는 국가 선도 사업으로써 발전을 거듭해오고 있다. 하지만 기술의 성숙도가 높아짐에 따라 최근 중국과 대만 업체와의 경쟁이 심화되고 있으며, 더불어 환경문제가 큰 이슈로 떠오르고 있어 신기술 개발을 통한 생산 수율 향상 및 친환경 공정 개발의 중요성이 커지고 있다. 반도체, 디스플레이 공정에서 생산 수율 저하의 주요 원인으로써 공정 중 발생하는 미세 오염 입자를 들수 있다. 반도체 및 디스플레이 공정에서 세정 기술은 전체 기술의 30% 이상을 차지하며 생산 수율 및 제품의 품질에도 큰 영향을 주는 공정이다. 세정 공정은 일반적으로 습식 세정 공정이 낮은 공정비용을 바탕으로 널리 적용되어 왔으나, 기판의 대형화와 패턴의 미세화에 따라 정밀한 세정 스펙이 요구되며 더불어 막대한 양의 초순수와 화학액의 사용으로 인한 공정비용 증가와 환경 규제 강화에 따른 폐수 처리의 문제에 직면하고 있다. 이에 따라 폐수의 양을 줄이며 건조공정을 필요로 하지 않아 공정비용을 줄일 수 있는 건식 세정 공정에 대한 연구가 활발히 진행 되고 있다. $CO_2$ snow jet 세정 기술은 건식 공정으로써 $CO_2$ 가스를 특수하게 제작된 분사 노즐에서 고압으로 가스를 분사하여 이 때 발생되는 순간적인 감압에 의한 단열 팽창으로 생성된 $CO_2$ snow 입자가 기판 표면의 오염물과 물리적 충돌을 하어 세정이 이루어지는 기술이다. 특히 $CO_2$ 세정은 환경과 인체에 무해하며 공정 후 바로 승화하기 때문에 추가적인 폐수처리 공정 등이 필요하지 않고, 건식 공정으로써 수세(Rinse) 공정을 필요로 하지 않기 때문에, 공정비용을 크게 줄일 수 있으며 물반점 발생을 방지 할 수 있는 친환경 건식 공정으로써의 장점을 가지고 있다. 본 연구에서는 자체적으로 개발한 $CO_2$ snow jet을 바탕으로 하여 다양한 공정조건을 변화시켜 세정효율을 측정하는 한편, 최적화 하기 위한 연구를 진행하였으며 더불어 $CO_2$ snow의 세정력을 정량적으로 평가하기 위한 연구를 진행하였다. 실험을 통해 가장 효과적으로 $CO_2$ snow 입자를 배출 할 수 있는 공정 조건으로써 5 bar의 캐리어 가스 압력을 사용하여, 세정력에 가장 큰 영향을 줄 수 있는 분사 노즐과 기판 사이의 거리 및 분사 노즐의 각도 등을 변화시켜 각 조건에 따른 세정효율을 평가하였다. 세정 오염물은 Silica, PSL 표준 입자(Duke scientific, USA)를 정량적으로 웨이퍼에 오염 시킨 후, 파티클 스캐너(Surfscan 6500, KLA-Tencor, USA)를 이용하여 세정 전 후의 오염입자 개수 변화를 통해 정량적으로 세정효율을 평가하였다. 본 연구를 통하여 $CO_2$ snow jet를 이용한 친환경 고효율 건식 세정 공정 메커니즘을 분석하였으며, 노즐과 기판 사이의 간격 및 분사 노즐의 각도 등을 최적화 한 세정 공정을 얻을 수 있었다.

  • PDF

Motion Vector Based Overlay Metrology Algorithm for Wafer Alignment (웨이퍼 정렬을 위한 움직임 벡터 기반의 오버레이 계측 알고리즘 )

  • Lee Hyun Chul;Woo Ho Sung
    • KIPS Transactions on Software and Data Engineering
    • /
    • v.12 no.3
    • /
    • pp.141-148
    • /
    • 2023
  • Accurate overlay metrology is essential to achieve high yields of semiconductor products. Overlay metrology performance is greatly affected by overlay target design and measurement method. Therefore, in order to improve the performance of the overlay target, measurement methods applicable to various targets are required. In this study, we propose a new algorithm that can measure image-based overlay. The proposed measurement algorithm can estimate the sub-pixel position by using a motion vector. The motion vector may estimate the position of the sub-pixel unit by applying a quadratic equation model through polynomial expansion using pixels in the selected region. The measurement method using the motion vector can calculate the stacking error in all directions at once, unlike the existing correlation coefficient-based measurement method that calculates the stacking error on the X-axis and the Y-axis, respectively. Therefore, more accurate overlay measurement is possible by reflecting the relationship between the X-axis and the Y-axis. However, since the amount of computation is increased compared to the existing correlation coefficient-based algorithm, more computation time may be required. The purpose of this study is not to present an algorithm improved over the existing method, but to suggest a direction for a new measurement method. Through the experimental results, it was confirmed that measurement results similar to those of the existing method could be obtained.

Ni/Au Electroless Plating for Solder Bump Formation in Flip Chip (Flip Chip의 Solder Bump 형성을 위한 Ni/Au 무전해 도금 공정 연구)

  • Jo, Min-Gyo;O, Mu-Hyeong;Lee, Won-Hae;Park, Jong-Wan
    • Korean Journal of Materials Research
    • /
    • v.6 no.7
    • /
    • pp.700-708
    • /
    • 1996
  • Electroless plating technique was utilized to flip chip bonding to improve surface mount characteristics. Each step of plating procedure was studied in terms pf pH, plating temperature and plating time. Al patterned 4 inch Si wafers were used as substrstes and zincate was used as an activation solution. Heat treatment was carried out for all the specimens in the temperature range from room temperature to $400^{\circ}C$ for $30^{\circ}C$ minutes in a vacuum furnace. Homogeneous distribution of Zn particles of size was obtained by the zincate treatment with pH 13 ~ 13.5, solution concentration of 15 ~ 25% at room temperature. The plating rates for both Ni-P and Au electroless plating steps increased with increasing the plating temperature and pH. The main crystallization planes of the plated Au were found to be (111) a pH 7 and (200) and (111) at pH 9 independent of the annealing temperature.

  • PDF

Reevaluation of hydrogen gas dissolved cleaning solutions in single wafer megasonic cleaning

  • Kim, Hyeok-Min;Gang, Bong-Gyun;Lee, Seung-Ho;Kim, Jeong-In;Lee, Hui-Myeong;Park, Jin-Gu
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2009.11a
    • /
    • pp.34.1-34.1
    • /
    • 2009
  • 1970년대 WernerKern에 의해서 개발된 RCA 습식 세정 공정은 이후 메가소닉 기술 개발과 더불어 현재까지반도체 세정 공정에서 필수 공정으로 알려져 있다. 하지만, 반도체패턴의 고집적화 미세화에 따라 메가소닉을 기반으로 하는 세정기술은 패턴 붕괴 및 나노 입자 제거의 한계를 드러내면서 난관에 봉착하고 있으며, 특히, 기존의 Batch식에서 매엽식으로 세정 방식이 전환은 새로운 개념의 메가소닉 기술 개발을 요구하게 되었다. 메가소닉을 사용한습식 세정공정은 메가소닉에 의한 캐비테이션 효과 (Cavitation Effect)에 따른 충격파 및음압 (Acoustic Streaming)에 의한 입자제거를 주요 메커니즘으로 한다. 메가소닉 주파수와 Boundary Layer 두께는, $\delta=\surd(2v/\omega)$($\delta$=두께, v=유체속도), $\omega=2{\pi}f$ (f=주파수), 으로 표현할 수 있다. 위의 식에 따르면, 메가소닉을 이용한 세정공정에서 주파수가 높아질수록 Boundary Layer의 두께가 감소하며, 이는제거 가능한 입자의 크기가 작아짐을 의미하며, 다시말해, 1 MHz 보다 2 MHz 메가소닉 세정장비에서 미세 입자 세정에 유리함을 예상할 수 있다. 본연구에서는 매엽식 세정장비를 사용하여, 1MHz 및 2MHz 콘-타입 (Cone-Type) 메가소닉 장치를 100nm이하 세정 입자에 대한 입자 제거효율을 평가하였다. 입자 제거 효율을 평가하기 위하여, 표준 형광입자(63nm/104nm 형광입자, Duke Scientifics, USA)를각각 IPA에 분산시킨 후, 실리콘 쿠폰 웨이퍼 ($20mm{\times}20mm$)를 일정시간 동안 Dipping 한 후, 고순도 질소로 건조시켜 오염하였다. 매엽식 세정장비(Aaron, Korea)에 1MHz와 2MHz의 콘-타입메가소닉 발진기 (Durasonic, Korea)를 각각 장착하였다.입자 오염 및 세정 후 입자 개수 측정 및 오염입자의 Mapping은 형광현미경 (LV100D, Nikon, Japan)과 소프트웨어(Image-proPlus, MediaCybernetics, USA)를 사용하여 평가하였으며, Hydrophone을 사용하여 메가소닉에서 발생되는 음압의 균일도를 각 조건에서 측정하였다. 각각의 세정공정은 1MHz와 2MHz 메가소닉 발진기 각각에서 1W, 3W, 5W 파워로 1분간 처리하였으며, 매질을 초순수를 사용하였다. 104nm 형광 입자는 1MHz 와 2 MHz 메가소닉 세정기와 모든 세정 공정조건에서 약 99%의 세정효율인 반면, 63nm 형광입자의 경우는 전체적인세정 결과가 80% 대로 감소하였다. 본 연구를 통하여, 입자크기의 미세화에 따른 입자제거효율이 크게 감소 하는 것을 확인할 수 있으며, 기존 Batch식 메가소닉 대비 단시간 및 낮은 전압에서 동일 혹은높은 세정 효율을 얻었다. 다만, 1MHz와 2MHz 메가소닉에서의 세정력은 큰 차이를 관찰 할 수 없었는데, 주파수변화에 따른 세정효율 측정을 위하여 미세 입자를 사용한 추가 실험이 필요 할 것이다.

  • PDF

c-BN 박막의 박리현상에 미치는 공정인자의 영향

  • 이성훈;변응선;이건환;이구현;이응직;이상로
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 1999.07a
    • /
    • pp.148-148
    • /
    • 1999
  • 다이아몬드에 버금가는 높은 경도뿐만 아니라 높은 화학적 안정성 및 열전도성 등 우수한 물리화학적 특성을 가진 입방정 질화붕소(cubic Boron Nitride)는 마찰.마모, 전자, 광학 등의 여러 분야에서의 산업적 응용이 크게 기대되는 자료이다. 특히 탄화물형성원소에 대해 안정하여 철계금속의 가공을 위한 공구재료로의 응용 또한 기대되는 재료이다. 특히 탄화물형성원소에 대해 안정하여 철계금속의 가공을 위한 공구재료로의 응용 또한 크게 기대된다. 이 때문에 각종의 PVD, CVD 공정을 이용하여 c-BN 박막의 합성에 대한 연구가 광범위하게 진행되어 많은 성공사례들이 보고되고 있다. 그러나 이러한 c-BN 박막의 유용성에도 불구하고 아직 실제적인 응용이 이루어지지 못한 것은 증착직후 급격한 박리현상을 보이는 c-BN 박막의 밀착력문제때문이다. 본 연구에서는 평행자기장을 부가한 ME-ARE(Magnetically Enhanced Activated Reactive Evaporation)법을 이용하여 c-BN 박막을 합성하고, 합성된 c-BN 박막의 밀착력에 미치는 공정인자의 영향을 규명하여, 급격한 박리현상을 보이는 c-BN 박막의 밀착력 향상을 위한 최적 공정을 도출하고자 하였다. BN 박막 합성은 전자총에 의해 증발된 보론과 (질소+아르곤) 플라즈마의 활성화반응증착(activated reactive evaporation)에 의해 이루어졌다. 기존의 ARE장치와 달리 열음극(hot cathode)과 양극(anode)사이에 평행자기장을 부여하여 플라즈마를 증대시켜 반응효율을 높혔다. 합성실험용 모재로는 p-type으로 도핑된 (100) Si웨이퍼를 30$\times$40 mm크기로 절단 후, 100%로 희석된 완충불산용액에 10분간 침적하여 표면의 산화층을 제거한후 사용하였다. c-BN 박막을 얻기 위한 주요공정변수는 기판바이어스 전압, discharge 전류, Ar/N가스유량비이었다. 증착공정 인자들을 변화시켜 다양한 조건에서 c-BN 박막의 합성하여 밀착력 변화를 조사하였다. 합성된 박막의 결정성 분석을 FTIR을 이용하였으며, Bn 박막의 상 및 미세구조관찰을 위해 투과전자현미경(TEM;Philips EM400T) 분석을 병행하였고, 박막의 기계적 물성 평가를 위해 미소경도를 측정하였다. 증착된 c-BN 박막은 3~10 GPa의 큰 잔류응력으로 인해 증착직후 급격한 박리현상을 보였다. 이의 개선을 위해 증착중 기판바이어스 제어 및 후열처리를 통해 밀착력을 수~수백배 향상시킬 수 있었다. c-BN 박막의 합성을 위해서는 증착중인 박막표면으로 큰 에너지를 갖는 이온의 충돌이 필요하기 때문에 기판 바이어스가 요구되는데, c-BN의 합성단계를 핵생성 단계와 성장 단계로 구분하여 인가한 기판바이어스를 달리하였다. 이 결과 그림 1에서 나타낸 것처럼 c-BN 박막의 핵생성에 필요한 기판바이어스의 50% 정도만을 인가하였을 때 잔류응력은 크게 경감되었으며, 밀착력이 크게 향상되었다.

  • PDF

그래핀-탄소나노튜브 복합체로 제작한 유연성 투명 전도막의 반복 변형에 대한 내구성 향상

  • Lee, Byeong-Ju;Jeong, Gu-Hwan
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2012.02a
    • /
    • pp.202-202
    • /
    • 2012
  • 유연성 투명 전도막은 현대 전자산업의 발전에 있어 필수적인 부품소재로서, 가시광선의 투과율이 80% 이상이고 면저항이 $100{\Omega}/sq.$ 전후이며 휘거나 접히고 나아가 두루마리의 형태로도 응용이 가능한 소재를 일컫는다. 이러한 유연성 투명 전도막은 차세대 정보디스플레이 산업 및 유비쿼터스 사회의 중심이 되는 유연성 디스플레이, 터치패널, 발광다이오드, 태양전지 등 매우 다양한 분야에 응용이 기대된다. 이러한 이유로 고 신뢰성 유연성 투명 전도막 개발기술은 차세대 산업에 있어서의 핵심기술로 인식되고 있다. 현재로서는 인듐 주석 산화물(indium tin oxide; ITO) 및 전도성 유기고분자를 사용하여 투명 전도막을 제조하고 있으나, ITO 박막의 경우 인듐 자원의 고갈로 인한 가격상승 및 기판과의 낮은 접착력, 열팽창계수의 차이로 인한 공정상의 문제, 산화물 특유의 취성으로 인한 유연소자로서의 내구성 저하 등의 문제가 제기되고 있다. 전도성 유기고분자의 경우는 낮은 전기전도도와 기계적강도, 유기용매 처리 등의 문제점이 지적되고 있다. 따라서 높은 전기전도도와 투광도 뿐만 아니라 유연성을 지니는 재료의 개발이 요구되고 있는 실정이다. 최근 이러한 재료로서 그래핀(graphene)과 탄소나노튜브(carbon nanotube; CNT)를 중심으로 하는 탄소나노재료가 주목받고 있으며 많은 연구가 활발히 진행되고 있다. 본 연구에서는 열화학기상증착법(thermal vapor deposition; TCVD)으로 합성된 그래핀 및 CNT를 이용하여 탄소나노재료 복합체 기반의 유연성 투명 전도막을 제작하고 그 특성을 평가하였다. 그래핀과 CNT합성을 위한 기판으로는 각각 300 nm 두께의 니켈과 1 nm 철이 증착된 실리콘 웨이퍼를 이용하였으며, 원료가스로는 메탄(CH4)과 아세틸렌(C2H2)등의 탄화수소가스를 이용하였다. 그래핀의 경우 원료가스의 유량, 합성온도, 냉각속도를 변경하여 대면적으로 두께균일도가 높은 그래핀을 합성하였으며, CNT의 경우 합성시간을 변수로 길이 제어합성을 도모하였다. 합성된 그래핀은 식각공정을, CNT는 스프레이 증착공정을 통해 고분자 기판(polyethylene terephthalate; PET) 위에 순차적으로 전사 및 증착하여 탄소나노재료 복합체 기반의 유연성 투명 전도막을 제작하였다. 제작된 탄소나노재료 복합체 기반의 유연성 투명 전도막은 물리적 과부하를 받았을 때 발생할 수 있는 유연성 투명 전도막의 구조적결함에 기인하는 전도성 저하를 보상하는 특징이 있어, 그래핀과 탄소나노튜브 각각으로 제조된 유연성 투명 전도막보다 물리적인 하중이 반복적으로 인가되었을 때 내구성이 향상되는 효과가 있다. 40% 스트레인을 반복적으로 인가하였을 때 그래핀 투명 전도막은 20 사이클 이후에 면저항이 $1-2{\Omega}/sq.$에서 $15{\Omega}/sq.$ 이상으로 급증한 반면 그래핀-CNT 복합체 투명 전도막은 30사이클까지 $1-2{\Omega}/sq.$ 정도의 면저항을 유지하였다.

  • PDF

Effect of $N_2+H_2$ Forming Gas Annealing on the Interfacial Bonding Strength of Cu-Cu thermo-compression Bonded Interfaces (Cu-Cu 열압착 웨이퍼 접합부의 계면접합강도에 미치는 $N_2+H_2$ 분위기 열처리의 영향)

  • Jang, Eun-Jung;Kim, Jae-Won;Kim, Bioh;Matthias, Thorsten;Hyun, Seung-Min;Lee, Hak-Joo;Park, Young-Bae
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.16 no.3
    • /
    • pp.31-37
    • /
    • 2009
  • Cu-Cu thermo-compression bonding process was successfully developed as functions of the $N_2+H_2$ forming gas annealing conditions before and after bonding step in order to find the low temperature bonding conditions of 3-D integrated technology where the quantitative interfacial adhesion energy was measured by 4-point bending test. While the pre-annealing with $N_2+H_2$ gas below $200^{\circ}C$ is not effective to improve the interfacial adhesion energy at bonding temperature of $300^{\circ}C$, the interfacial adhesion energy increased over 3 times due to post-annealing over $250^{\circ}C$ after bonding at $300^{\circ}C$, which is ascribed to the effective removal of native surface oxide after post-annealing treatment.

  • PDF