• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.2
• /
• pp.17-21
• /
• 2008

The electroless plating of copper and tin were investigated for the fabrication of Sn-Cu bump. Copper and tin were electroless plated in series on $20{\mu}m$ diameter copper via to form approximately $10{\mu}m$ height bump. In electroless copper plating, acid cleaning and stabilizer addition promoted the selectivity of bath on the copper via. In electroless tin plating, the coating thickness of tin was less uniform relative to that of electroless copper, however the size of Sn-Cu bump were uniform after reflow process.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.78-78
• /
• 2010

그래핀(Graphene)은 탄소원자가 육각형 벌집(honeycomb)구조로 빼곡히 채워진 2차원의 단원자 층으로 역학적 강도와 우수한 화학적/열적 안정성 및 흥미로운 전기 전도 특성을 가지고 있다. 이러한 그래핀의 우수한 특성으로 인하여 현재 기초연구뿐만 아니라 응용연구 등 많은 연구들이 진행되고 있다. 일반적으로 그래핀의 우수한 물리적 특성들은 그래핀의 층수, 모서리(edge)구조, 결함(defect), 불순물 등에 의해 크게 좌우되는 것으로 알려져 있다. 따라서 그래핀의 구조 및 결함정도를 자유로이 제어하고 그에 따르는 특성 변화를 관찰하는 것은 기초연구의 측면에서 뿐만 아니라 향후 그래핀 응용에 있어서도 매우 중요하다고 할 수 있다. 본 연구에서는 그래핀의 내산화 특성을 연구하기 위하여, 그래핀을 열 및 플라즈마 산화 분위기에 노출시킨 후, Raman 분광법을 이용하여 광학적, 구조적 변화를 분석함으로써 그래핀의 내산화 특성에 대하여 조사하였다. 그래핀은 실리콘 웨이퍼에 전자빔증착법으로 니켈박막을 증착한 후 열화학증기증착법으로 합성하였으며, 메탄가스를 원료가스로 $900^{\circ}C$ 전후에서 합성하였다. 합성한 그래핀은 산화반응 시 기판의 영향을 제거하기 위하여 트렌치 구조의 기판 위에 전사(transfer)함으로써 공중에 떠있는 구조를 구현하였다. 열 산화의 경우, 합성한 그래핀을 대기분위기의 고온($500^{\circ}C$) 챔버에 넣고 처리시간에 따른 특성변화를 살펴보았다. 플라즈마 산화의 경우는 공기를 이용하여 직류플라즈마를 발생시킨 후 0.4 W의 낮은 플라즈마 파워를 이용하여 플라즈마 산화처리와 특성평가를 매회 반복하였다. 그래핀의 특성분석은 Raman분광기와 광학현미경, 원자힘현미경(AFM) 등을 이용하여 분석하였으며, 상기 결과들은 향후 산화환경에서의 그래핀 응용소자 개발에 유용할 것으로 예상된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.238.1-238.1
• /
• 2015

2차원 탄소나노재료인 그래핀은 본연의 우수한 물성으로 인하여 전자소자, 에너지 저장매체, 유연성 전도막 등 다양한 분야로의 응용가능성이 제기되었다. 그러나 실제적인 응용을 위해서는 그래핀의 구조적인 결함을 최소화하며, 특성을 자유로이 제어하거나 향상시키는 공정의 개발이 필요하다. 일반적으로 화학적 도핑은 그래핀의 전기적 특성을 제어하는 효율적인 방법으로 알려져 있다. 화학적 도핑의 방법으로는 그래핀을 특정 가스 분위기에서 고온 열처리하거나 활성종들이 존재하는 플라즈마에 노출시킴으로써, 그래핀을 구성하는 탄소원자를 이종원자로 치환하거나 표면에 흡착시켜 기능화 된 그래핀을 얻는 방법 등이 제시되었다. 특히 플라즈마를 이용한 도핑방법은 저온에서 단시간의 처리로 효율적인 도핑이 가능하고, 인가전력, 처리시간 등의 플라즈마 변수를 변경하여 도핑정도를 수월하게 제어할 수 있다는 장점을 가지고 있다. 그러나 플라즈마 내에 존재하는 극성을 띄는 다양한 활성종들로 인하여 그래핀에 구조적인 결함을 형성하여 오히려 특성이 저하될 수 있어 이를 고려한 플라즈마 공정조건의 설정이 필수적이다. 따라서 본 연구에서는 플라즈마에 노출된 그래핀의 Raman 특성을 고찰함으로써 화학적 도핑과 구조적인 결함의 경계를 확립하고 구조결함의 형성을 최소화한 효율적인 도핑조건을 도출하였다. 고품질 그래핀은 물리적 박리법을 이용하여 300 nm 두께의 실리콘 산화막이 존재하는 실리콘 웨이퍼 위에 제작하였으며, 평행 평판형 직류 플라즈마 장치를 이용하여 전극의 위치, 인가전력, 처리시간을 변수로 암모니아(NH3) 플라즈마를 방전하여 그래핀의 Raman 특성변화를 관찰하였다. 그래핀의 구조적 결함 및 도핑은 라만 스펙트럼의 D, G, D', 2D밴드의 강도비와 G밴드의 위치와 반치폭(Full width at half maximum; FWHM)의 변화를 통해 확인하였다. 그 결과, 인가전력과 처리시간이 증가함에 따라 그래핀의 도핑레벨이 증가되고, 이후에는 도핑효과가 없어지고 결함의 정도가 상승하는 천이구역이 존재하며, 이를 넘어서는 너무 높은 인가적력의 처리는 그래핀에 결함을 형성하여 구조적인 붕괴를 야기함을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.211.2-211.2
• /
• 2016

그래핀은 본연의 우수한 물성으로 인하여 전자소자, 에너지 저장매체, 유연성 전도막 등 다양한 분야로의 응용가능성이 제기되었으나, 실제적인 응용을 위해서는 구조적인 결함을 최소화하며, 특성을 자유로이 제어하거나 향상시키는 공정의 개발이 요구된다. 특히 그래핀을 전자소자로 응용하기 위해서는 전기적 특성을 제어하는 것이 요구된다. 일반적으로 화학적 도핑은 그래핀의 전기적 특성을 제어하는 효율적인 방법으로 알려져 있다. 화학적 도핑은 그래핀을 구성하는 탄소원자를 이종원자로 치환하거나 표면에 흡착시켜 기능화 된 그래핀을 얻는 방법으로, 특정 가스 분위기에서 고온 열처리하거나 활성종들이 존재하는 플라즈마에 노출시키는 방법이 제시되었다. 특히 플라즈마를 이용한 도핑방법은 저온에서 단시간의 처리로 도핑이 가능하고, 플라즈마 변수를 변경하여 도핑정도를 수월하게 제어할 수 있다는 장점을 가지고 있다. 그러나 플라즈마내의 극성을 띄는 다양한 활성종들의 충돌효과로 인하여 구조적인 손상이 발생하여 오히려 특성이 저하될 수 있어 이를 고려한 플라즈마 공정조건의 설정이 필수적이다. 따라서 본 연구에서는 플라즈마에 노출된 그래핀의 Raman 특성을 고찰함으로써 화학적 도핑과 구조적인 결함의 경계를 확립하고 구조결함의 형성을 최소화한 효율적인 도핑조건을 도출하였다. 그래핀은 물리적 박리법을 이용하여 300 nm 두께의 실리콘 산화막이 존재하는 실리콘 웨이퍼 위에 제작하였으며, 평행 평판형 직류 플라즈마 장치를 이용하여 전극의 위치, 인가전력, 처리시간을 변수로 암모니아($NH_3$) 플라즈마를 방전하여 그래핀의 Raman 특성변화를 관찰하였다. 그래핀의 구조적 결함 및 도핑 효과는 라만 스펙트럼의 D, D', 2D밴드의 강도와 G밴드의 위치와 반치폭(Full width at half maximum; FWHM)의 변화를 통해 확인하였다. 그 결과, 인가전력과 처리시간에 따라 결함형성과 질소도핑 영역이 구분 가능함을 확인하였으며, 이를 바탕으로 결함형성을 최소화한 효율적인 도핑조건이 접지전위, 0.45 W의 인가전력, 처리시간 10초이며, 최적조건에서 계산된 도핑레벨은 $1.8{\times}10^{12}cm^{-2}$임을 확인하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.11 no.1
• /
• pp.77-85
• /
• 2004

To evaluate the effect of plasma cleaning on the soldering reliability the plasma cleaning using Ar-10vol%$H_2$ gas was applied on a UBM(Under Bump Metallization). The UBM consisted of Au/ Cu/ Ni/ Al layers which were deposited on a Si-wafer with 20 nm/ 4 $\mu\textrm{m}$/ 4 $\mu\textrm{m}$/ 0.4 $\mu\textrm{m}$ thickness respectively. Sn-3.5%Ag, Sn-3.5%Ag-0.7%Cu and Sn-37%Pb solder balls sized of 500 $\mu\textrm{m}$ in diameter were used. Solder balls on the UBM were plasma reflowed under Ar-10%$H_2$ plasma (with or without plasma cleaning). They were compared with air reflowed solder balls with flux. The spreading ratios of plasma reflowed solder with plasma cleaning was 20-40% higher than that of plasma reflowed solder without plasma cleaning. The shear strength of plasma reflowed solder with plasma cleaning was about 58-65MPa. It showed 60-80% higher than that of plasma reflowed solder without plasma cleaning and 15-35% higher than that of air reflowed solder. Thus it was believed that plasma cleaning for the UBM using Ar-10vol%$H_2$ gas was considerably effective for the improvement of the strength of solder ball.

• Resources Recycling
• /
• v.28 no.5
• /
• pp.19-29
• /
• 2019

Recently, it is increasing a amount of installized solar-cell rapidly, and waste Solar cell module are generated in according to the reduction of efficiency largely. Therefore, it is concerned at the environmental problems and recycling of valuable materials, greatly. The treatment processes of end-of-life photovoltaic modules are composed the disassembly of Aluminum frames, separation of Tempered glass, removal of Ethylene Vinyl Acetate and recovery of valuable Metals. For the efficient recycling, we are considered to the treatment technology seriously. And we are proposed on the general opinions according to the developing technology, EPR (Extended Producer Responsibility) problems and promotion plans for the activation of recycling industry.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1998.02a
• /
• pp.179-179
• /
• 1998

실리콘 집적회로 제조시 sub-micron 의 contact 형성 공정은 질연막 형성 후 이의 식각 및 세정, c contact 실리사이드, 획산방지막, 배선 금속층의 형성 과정올 거치게 된다. 본 연구팀에서는 C.F야f2 헬리 콘 플라즈마훌 이용한 고선택비 contact 산화막 식각공정시 형성된 잔류막충과 오염 손상올 관찰하고 산소 플라즈마 처리와 후속 열처리에 따른 이들의 제거 정도를 관찰하여 이에 대한 결과를 발표하였다. 본 연구메서는 식각 및 후처리에 따라 잔류하는 잔류막과 손상층이 후속 공정인 contact 실리사이드 형 섬에 미치는 영향올 관찰하였다. C C.F바f2 웰리콘 풀라즈마률 이용한 식각시 공정 변수로는 수소가스 첨가, bias voltage 와 과식각 시간 의 효과를 관찰하였으며 다른 조건은 일정하게 하였다 .. Contact 실리사이드로는 Ti, Co-싫리사이드를 선 택하였으며 Piranha cleaning, 산소 플라즈마 처리, 산소 풀라즈마+600 'C annealing으로 각각 후처리된 시 편을 후처리하지 않은 시펀돌과 함께 실리사이드 형성용‘시펀으로 이용하였다 각각 일정 조건에서 동 일 두께의 실리사이드훌 형성시킨 후 4-point probe룰 이용하여 면저황올 측정하였다 후처리하지 않은 시편의 경무 실리사이드 형성은 아주 시펀의 일부분에서만 형성되었으며 후속 세정 및 얼처리훌 황에 따라 실리사이드의 면저항은 감소하여 식각 과정을 거치지 않은 깨끗한 실리콘 웨이퍼위에 실리사이드 를 형성시킨 값(control 값)에 접근하였다. 실리사이드의 면저항값은 식각시 노훌된 실리콘 표면 위에 형 성된 손상충보다는 잔류막에 큰 영향을 받았으며 수소 가스가 첨가된 식각 가스로 식각한 시편으로 형 성한 실리사이드의 면저항값이 손상이 상대적으로 적은 것으로 관찰된 수소훌 첨가하지 않은 식각 가 스로 식각한 시펀 위에 형성된 실리사이드의 면저황에 비해 낮은 값을 나타내었다. 실리사이드의 전기적 륙성에 미치는 손상층의 영향올 좀더 면밀히 관찰하고자 bare 실리콘 wafer 에 잔류막이 거의 없이 손상층을 유발시키는 식각 조건들 (100% HBr, 100%H2, 100%Ar, Cl싸fz)에 대하여 실 리콘 식각을 수행한 후 Co-실리사이드률 형성하여 이의 면저황을 측정한 걸과 100% Ar 가스로 식각된 시편을 이용하여 형성한 실리사이드의 면저항은 control 에 기까운 면저항값올 지니고 따라서 손상층이 실리사이드 형섬메 미치는 영향은 크지 않음을 알 수 있었다. 이상의 연구 결과훌 통해 손상층이 실리사이드의 형성이나 전기적 톡섬에 미치는 영황은 잔류막층 에 의한 영향보다 적다는 것을 알 수 았으며 잔류막층의 두께보다는 성분이나 걸합상태, 특히 식각 및 후처리 후 잔류하는 탄소 싱분과 C-Si 결함에 큰 영향올 받는 것올 알 수 있었다.

• Journal of Advanced Marine Engineering and Technology
• /
• v.27 no.1
• /
• pp.134-144
• /
• 2003

Reactive diffusion couples between Fe-5.8at.%Si and (Si wafer, $FeSi_2$, or FeSi alloy) were heat-treated at 1423k. The only layer of $Fe_3Si$ phase was formed in each diffusion couple. The width of $Fe_3Si$ layer was proportional to square root of diffusion time in each kind of diffusion couple. Growth rate of $Fe_3Si$ layer was relied on the concentration of Si in the supplied source of Si atoms. Interdiffusion coefficient of $Fe_3Si$ has been determined from the derived relation between growth rate constant and interdiffusion coefficient in this work. It was shown that the behavior of Kirkendall's void in $Fe_3Si$ layer was not affected by the kind of Si source. But solid solution $\alpha$ was formed in the diffusion couple between Fe-5.8 at.%Si and $Fe_3Si$ alloy. Kirkendall's voids in diffusional $\alpha$ were neglectively smaller than the case of $Fe_3Si$ phase growth.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.6 no.3
• /
• pp.270-272
• /
• 2005

The behavior of surface oxidation on cobalt silicide layer was investigated under rapid thermal oxidation (RTO) conditions. The cobalt silicide layer was prepared on p-type silicon substrates. We used Ti thin film as a capping layer in order to measure the degree of oxidation of the layer. Oxide grew faster on the cobalt silicide prepared with the Ti capping layer to reach ca $500{\AA}$ at $700^{\circ}C$ in thickness. The oxide film kept growing under $550^{\circ}C\~700^{\circ}C$ of the RTO condition, resulting in a saturated state above $500{\AA}$.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.584-584
• /
• 2012

결정형 실리콘 태양전지 공정 중 표면 texturing 공정은 표면에 요철을 형성시켜 반사되는 빛 손실을 줄여서, 증가된 빛 흡수 양에 의해 단락전류(Isc)를 증가시키는데 그 목적이 있다. 표면 texturing 공정은 습식 식각과 건식 식각에 의한 방법으로 나눌 수 있다. 습식 식각은 KOH, TMAH, HNA 등의 실리콘 식각 용액을 사용하여 공정상의 위험도가 크고, 사용 후 용액의 폐기물에 의한 환경오염 문제가 있다. 건식 식각은 습식 식각과 달리 폐기물의 처리가 없고 미량의 가스를 이용한다. 그리고 다결정 실리콘 웨이퍼처럼 불규칙적인 결정방향에도 영향을 받지 않는 장점을 가지고 있어서 건식 식각을 이용한 표면 texturing 공정에 관한 많은 연구가 진행되고 있으며, 특히 RIE(reactive ion etching)를 이용한 태양전지 texturing 공정이 가장 주목을 받고 있다. 하지만 기존의 RIE를 이용하여 표면 texturing 공정을 하게 되면 500 nm 이하의 needle-like 구조의 표면이 만들어진다. Needle-like 구조의 표면은 전극을 형성할 때에 접촉 면적이 좁기 때문에 adhesion이 좋지 않은 것과 단파장 대역에서 광 손실이 많다는 단점이 있다. 본 논문에서는 기존의 RIE texturing의 단점을 보완하기 위해 챔버 내부에 metal-mesh를 장착한 후 RIE를 이용하여 $1{\mu}m$의 피라미드 구조를 형성하였고, RIE 공정 시 ion bombardment에 의한 표면 손상을 제거(RIE damage remove etching)하기 위하여 10초간 TMAH(Tetramethyl -ammonium hydroxide, 25 %) 식각 공정을 하였다.