

무전해 도금법을 이용한 Sn-Cu 범프 형성에 관한 연구

문윤성 · 이재호*

홍익대학교 신소재공학과

Fabrication of Sn-Cu Bump using Electroless Plating Method

Yun-Sung Moon and Jae-Ho Lee*

Department of Materials Science and Engineering, Hongik University,
72-1 Sangsu-dong, Mapo-gu, Seoul 121-791 Korea

초 록: Sn-Cu계 솔더 범프에서 무전해도금법을 이용한 범프 형성에 대한 연구를 하였다. 20 μm via에 전기도금법으로 구리를 채운 웨이퍼 위에 ball형태의 범프를 형성하기 위하여 구리와 주석을 도금하여 약 10 μm 높이의 범프를 형성하였다. 구리 범프 형성 시 via 위에 선택적으로 도금하기 위하여 활성화 처리 후 산세처리를 실시하고 무전해 도금액에 안정제를 첨가하였다. 무전해도금법을 이용하여 주석 범프 형성 시 도금층이 구리 범프에 비해 표면의 균일도가 떨어지는 것으로 관찰되었지만 reflow공정을 실시한 후 ball 형태의 균일한 Sn-Cu 범프를 형성하였다.

Abstract: The electroless plating of copper and tin were investigated for the fabrication of Sn-Cu bump. Copper and tin were electroless plated in series on 20 μm diameter copper via to form approximately 10 μm height bump. In electroless copper plating, acid cleaning and stabilizer addition promoted the selectivity of bath on the copper via. In electroless tin plating, the coating thickness of tin was less uniform relative to that of electroless copper, however the size of Sn-Cu bump were uniform after reflow process.

Key words: electroless plating, bump, Sn-Cu, thiourea, 2,2-bipyridyl

1. 서 론

반도체 패키지에 사용되는 솔더 범프에서 Pb-Sn 합금은 낮은 용점과 우수한 젖음성 그리고 가격 면에서도 저렴한 재료로써 솔더 범프의 일반적인 재료로 쓰여왔었다. 하지만 중금속에 의한 환경오염을 유발할 수 있고, 인체에도 납중독을 유발할 수 있는 문제점이 대두되었으며 환경친화적인 제품에 대한 소비자의 요구 역시 증가하게 되었다. 유럽에서는 RoHS(Restriction of Hazardous Substance)와 WEEE(Waste of Electrical and Electronic Equipments)를 통하여 납에 대한 규제가 이미 실시되고 있다.

Pb-Sn 대체 재료로 Sn을 기반으로 하여 여기에 Ag, Cu, In 등이 합금 형태로 범프를 형성하는 연구들이 진행되고 있다.¹⁻⁴⁾ 이 중에서도 본 연구에서는 Sn-Cu계 범프를 무전해 도금법으로 형성하는 연구를 실시하였다.

무전해 구리도금은 형상이 복잡한 기지나 부도체에 전도성을 주기 위한 목적으로 주로 사용된다. 이 도금의 주 반응은 자기촉매 반응으로 금속 구리 자체가 촉매가 되고, 연속적으로 반응한다.⁵⁻⁷⁾ 본 연구에서는 via 위에 선택적으로 구리 범프를 형성하여야 하는데 via가 형성된 wafer 시편 위에 선택적인 무전해 구리도금이 가능한 이유는 wafer

*Corresponding author
E-mail: jhlee@hongik.ac.kr

위에 형성된 확산방지층이 무전해도금을 위한 핵생성을 위하여 활성화 처리시 Pd가 쉽게 흡착되지 않기 때문이다.⁸⁾

일반적으로 전기도금방법을 이용하여 범프를 형성하나 무전해도금법을 이용하여 범프를 형성할 경우 범프의 크기와 PR의 제약을 받지 않는 장점이 있다. 무전해 주석도금은 무전해 구리도금이나 무전해 니켈도금에 비하여 많이 연구되지 않았으나 일반적으로 알칼리 용액과 산성용액에서 모두 가능하다. 알칼리 용액내에서 주석의 도금은 disproportionation에 의하여 주석층이 형성하는 방법이며 산성용액에서의 주석 도금은 thiourea와 구리와 착화물을 형성한 후 치환반응에 의하여 주석 도금층이 성장하는 방법이다.⁹⁻¹²⁾ 산성용액에서 무전해 주석도금은 도금층의 두께가 일정하고 저온공정이 가능하다는 장점을 가지고 있다. 본 연구에서는 구리와 착화물을 고려하고 주석의 산화를 방지하기 위하여 산성 무전해 주석도금액을 선택하였다. 구리 via 위에 무전해 구리도금과 무전해 주석도금을 한 후 reflow 시 크기가 일정한 Sn-Cu 솔더 범프를 얻을 수 있었다.

2. 실험방법

Sn-Cu 범프 형성을 위하여, 20 μm via에 구리가 채워진 구리 via 시편을 사용하였다. 우선 via 위에 무전해 도금을 이용하여 구리층을 먼저 형성한 후 주석을 무전해 도금하는 순서로 실험을 실시하였다. 무전해 구리도금 시 선택적인 구리도금의 영향을 알아보기 위하여 첨가제, 산세처리 유무의 조건을 바꿔가며 그 영향을 알아보았다. Wafer에 형성된 구리산화막을 제거하기 위하여 10% H_2SO_4 에 약 1분간 에칭한 후 활성화 처리를 하였다. 활성화 처리 후 조건에 따라 산세처리를 하거나 무전해 구리도금액에 안정제를 첨가하여 무전해 구리도금을 하였다. 도금온도는 60°C로 고정하였으며, pH는 무전해 구리도금층의 두께가 pH의 영향을 받지않으면서 균일한 천착이 이루어진다고 보고된 12.8로 설정하였다.¹³⁾ 무전해 구리도금액의 조성은 Table 1과 같다.

무전해 구리도금으로 형성된 선택적인 구리 범프 위에 무전해 주석도금 공정을 통하여 주석 범프를 형성하였다. 무전해 주석도금 시 도금층의

Table 1. Composition of electroless Cu bath

Chemical components	Concentration
Cupric sulfate (CuSO_4)	10g/L
Formaldehyde (HCHO)	10 ml/L
EDTA	40g/L

Table 2. Composition of electroless Sn plating bath

Chemical components	Concentration
Stannous sulfate(SnSO_4)	28.0 g/L
Sodium hypophosphite(NaH_2PO_2)	100 g/L
Thiourea(CSN_2H_4)	80 g/L
Sulfuric acid(H_2SO_4)	77.5 g/L

두께는 실리콘 wafer 위에 구리도금을 하고 그 위에 무전해 주석도금을 실시하여 시간에 따른 주석도금층의 성장속도를 측정하였다. 무전해 주석도금은 80°C 이하의 온도에서도 가능하지만 80°C에서 hypophosphite에 의한 deprotonation이 가장 잘 일어나기 때문에 주석층의 성장 속도를 최대한으로 하기 위하여 온도는 80°C로 고정하였다. 무전해 주석도금에 사용한 용액의 조성은 Table 2와 같다. 본 연구에 사용된 시편은 20 μm via pattern에 전기도금법을 이용하여 구리 via를 형성한 후 전해연마를 실시하고, 그 위에 선택적인 무전해 구리도금을 실시한 실리콘 wafer를 사용하였다. 무전해 도금시간은 전해도금된 구리 평판 위에 무전해 주석도금한 두께를 관찰한 후 결정하였다.

무전해 도금이 모두 끝난 후에는 형성된 범프를 솔더볼로 만들기 위하여 reflow를 실시하였다. 우선 주석 표면에 형성된 산화층 때문에 reflow시에 주석 표면에 주름이 생기는 것을 방지하기 위하여 reflow 바로 전에 flux를 발랐다. Flux는 KESTER사의 rosin soldering flux type RMA를 사용하였다. 그 후 hot plate에서 270°C에서 약 20초간 reflow를 실시하였다. Reflow한 시편은 soldering flux를 없애주기 위하여 trichloroethylene에서 약 1분간 세척을 해주고, 아세톤과 알코올로 세척하였다.¹⁴⁾


3. 결과 및 고찰

활성화 처리 후 무전해 도금을 실시한 결과 구리가 선택적으로 구리 via 위에 도금이 되지 않았

다. 무전해 구리도금은 자기 촉매적인 반응이라 표면에 흡착된 Pd를 핵으로 하여 시편 전체적으로 무전해 도금이 진행되었다. 선택적인 무전해구리 범프를 형성하기 위해 도금액의 자기분해를 지연시키고 도금층의 표면에 균일성 향상에 효과가 있는 2,2-bipyridyl를 첨가하였다.⁶⁾ 안정제를 넣을 경우 via 위에만 도금이 되었으나 일부 via 이외의 표면에서 구리가 도금되는 현상이 관찰되었다. 이는 아직 표면에 남아 있는 일부 Pd가 핵으로 작용함을 알 수 있었다. 활성화 처리 후 산세처리를 통해 Ta 확산방지층 위에 부분적으로 남아있는 Pd를 제거하여 선택적인 구리 범프를 형성하였다. Fig. 1은 무전해 구리도금 시 안정제와 산세처리의 영향에 대하여 관찰한 결과이다. Fig. 1(a)에 보여지듯이 안정제를 넣지 않고, 산세처리를 하지 않을 경우 wafer 전체에 무전해 구리도금이 되는 현상이 관찰되었다. 안정제를 첨가한 경우에 이러한 현상은 현저히 줄어들었으나 Fig. 1(b)에서 보여지듯 몇 개의 아일랜드 형태의 구리가 형성된 것을 볼 수 있었지만, Fig. 1(a)에 비하여 선택적인 도금이 진행되었다. Fig. 1(c)는 안정제를 첨가하고 산세처리를 하였을 경우로써 아일랜드 형태의 구리도 거의 발견되지 않아 앞의 두 경우에 비하여 선택적으로 구리 via 위에만 도금이 진행되었음을 알 수 있다.

본 연구에서는 산성용액에서 무전해 주석도금 공정을 사용하였다. 무전해주석도금 공정의 mechanism을 살펴보면, 구리 기판 위에 도금을 실시하는 displacement 반응에서 구리와 주석의 경우 구리(0.337V vs SHE)가 주석(-0.136V vs SHE)에 비

하여 표준환원전위(standard reduction potential)가 높기 때문에 구리가 산화되고 주석이 환원되는 displacement 반응이 자발적으로 일어나기 힘들다. 따라서, displacement 반응을 위해서는 구리의 전위를 낮추어 주어야 하는데 이를 위하여 구리를 착화물의 형태로 만들어서 전위를 낮추어 주어야 한다. 무전해주석도금액내의 착화제로 thiourea를 사용하였으며 이 착화제가 구리와 착화물(Cu(Tu)₄⁺) 형태가 되어 전위가 낮아지면서 용액 중으로 용해되어 나오고, 이 빈자리로 주석 이온이 환원되어 displacement 반응이 발생하게 된다.¹⁵⁾ (Fig. 2(a)) Sn의 displacement 공정은 다음과 같다.



하지만, 표면에서 착화제가 반응할 수 있는 구리가 모두 반응하고 주석이 그 자리를 채운 후에




Fig. 2. Mechanism of electroless Sn plating displacement process, (b) reduction process





Fig. 1. The effects of additive and acid cleaning

(a) without stabilizer (b) with stabilizer (c) stabilizer and acid cleaning

는 더 이상 displacement 반응이 일어날 수 없다. 따라서 displacement 반응만으로는 일정 높이 이상의 주석도금을 기대할 수 없다. 이 displacement 공정 후에는 무전해 구리도금과 같은 환원제에 의한 무전해 주석도금에 의하여 주석도금층이 성장하게 된다. 환원제로 사용된 sodium hypophosphite가 물과 반응하여 전자를 방출하게 되고, $H_2PO_2^-$ deprotonation에 의해 생긴 에너지를 이용하여 주석 이온을 환원시켜 주석도금층이 성장하게 된다.¹⁵⁾ Fig. 2(b)에 환원제에 의한 무전해 주석도금을 도시하였다. 주석의 환원반응이 일어나기 위한 sodium hypophosphite의 산화반응은 다음과 같다.



도금시간에 따른 주석도금층의 두께 측정 실험에서는 wafer위에 전기도금법을 이용하여 구리를 도금하고 그 위에 무전해 주석도금을 시간에 따라 도금하였다. 주석의 도금 두께가 일정하지 않은 것을 고려하여 각 부분별로 두께를 재서 평균한




Fig. 3. Deposition rate of Sn with time

값으로 그 결과를 측정하였다. 30분 도금할 경우 약 1.8 μm가 형성되었고 시간에 따라 직선적으로 그 두께가 증가하였다. 본 연구에서 필요로 하는 주석 범프의 두께는 약 8 μm로서 무전해 주석도금으로 이 두께를 얻기 위하여 2시간이면 충분한 것으로 보인다. 시간에 따른 도금층의 두께 변화를 Fig. 3에 표시하였다.

Fig. 4는 무전해 도금법을 이용하여 구리 범프를 형성 후 위의 결과에 따라 2시간 동안 무전해 주석도금을 실시한 범프를 reflow한 사진이다. Fig. 4(b)에서 보여지듯 무전해 구리도금으로 형성된 구리 범프위에 무전해 주석도금을 하였을 Fig. 4(a)의 균일한 구리 범프 위에 형성 되었음에도 불구하고 표면의 거칠기가 매우 큰 것으로 나타났다. 이는 무전해 주석도금 공정에서 주석과 구리와의 displacement 반응시 구리의 용해가 균일하게 일어나지 않았으며 또한 환원제에 의한 주석이온의 환원반응에서도 주석 도금층이 균일하게 성장하지 않음을 나타낸다. 그러나 이 시편을 reflow 시켰을 경우 표면장력에 의하여 범프가 솔더 볼의 형태로




Fig. 5. SEM image of Sn bump after reflow




Fig. 4. SEM images of bumps (a) electroless Cu bump (b) electroless Sn bump (c) reflow bump

바뀌며 그 크기는 비교적 균일한 것을 알 수 있다. 즉, 구리 범프위에 동일한 양의 주석만 무전해 도금법을 이용하여 형성되면 솔더 볼의 범프를 형성하는데는 큰 지장이 없는 것으로 나타났다.

Fig. 5는 reflow된 솔더 볼을 3000배로 관찰한 사진이다. 둥근 원형 형태로 높이가 약 10 μm 로 후속 범프 접합 공정에서 사용할 수 있는 높이가 되었다.

4. 결 론

무전해 구리도금을 위한 활성화 처리시 활성화 처리 후 산세처리를 하고 무전해 도금액에 안정제를 첨가하여야지만 구리 via 위에 선택적인 무전해 구리도금이 가능하였다. 산세처리 시 확산방지막 표면에 남아있는 Pd이 제거되면서 무전해 구리도금이 가능하였으며 무전해 구리도금의 활성화 에너지가 낮으므로 선택적인 무전해 구리도금을 위하여 안정제가 필요하였다. 무전해 구리도금층은 무전해 주석도금액중의 thiourea와 착화물 형성하며 이때 주석과 치환반응에 의하여 주석도금이 가능하였으며 이후 hypophosphite의 환원력에 의하여 무전해 주석도금이 되었다. 1시간의 무전해 구리도금과 2시간의 무전해 주석도금 후 얻어진 범프를 reflow 하여 후속 범프 접합공정에서 사용할 수 있는 약 10 μm 높이의 Sn-Cu 범프를 형성하였다.

감사의 글

본 논문은 2008학년도 홍익대학교 학술연구진흥비에 의하여 지원되었음

참고문헌

1. Y. Fujiwar, H. Enomoto, T. Nagoo, H. Hoshika, Surf. Coat. Tech., 169, 100 (2003)
2. J.Y. Kim, J. Yu, J.S. Bae, J.H. Lee, J. Microelectron. Packaging. Soc., 10, 73 (2003)
3. J.Y. Kim, J.H. Lee, J. Yu, T.Y. Lee, J. Electronic Mat., 33, 1459 (2004)
4. B. Neveu, F. Lallemand, G. Poupon, Z. Mekhalif, Appl. Surf. Sci., 252, 3561 (2006)
5. Z. Wang, T. Ida, H. Sakaue, T. Takahagi, J. Electrochem. Soc., 6, C38 (2003)
6. Y. Shacham-Diamand, Y. Sverdlov, J. Microelectron. Eng., 50, 525 (2002)
7. H.S. Hong, K.S. Lee, J. Alloys and Compounds, 360, 198 (2003)
8. S.P. Chonga, Y.C. Eea, Z. Chena, S.B. Lawb, Surf. Coat. Tech., 198, 287 (2005)
9. Y.H. Chen, Y.Y. Wang, C.C. Wan, Surf. Coat. Tech., 202, 417 (2007)
10. A. Molenaar, J.W.G. de Bakker, J. Electrochem. Soc., 136, 378 (1989)
11. E.H. Saarivirta, Surf. Coat. Tech., 160, 288 (2002)
12. F.A. Kovac, K.N. Tu, IBM J. Res. Dev., 28, 726 (1984)
13. Y. Shacham-Diamand, V. M. Dubin, Microelectron. Engineering 33, 47 (1997)
14. B.Y. Jung, S.H. Park, Y.H. Kim, T.S. Oh, J. Microelectron. Packaging. Soc., 13 (2006) 37
15. J. Zhao, N. Li, G. Cui, J. Zhao, J. Electrochem. Soc., 153 (2006) C848