• KSCE Journal of Civil and Environmental Engineering Research
• /
• v.33 no.5
• /
• pp.1765-1775
• /
• 2013

The application of FRP wire as a mean of improving strength and ductility capacity of concrete cylinders under axial compressive load through confinement is investigated experimentally in this study. An experimental investigation involves axial compressive test of three confining amounts of FRP wire and three concrete compressive strengths. The effectiveness of FRP wire confinement on the concrete microstructure were examined by evaluating the internal concrete damage using axial, circumferential, and volumetric strains. The axial stress-strain relations of FRP wire confined concrete showed bilinear behavior with transition region. It showed strain-hardening behavior in the post-cracking region. The load carrying capacity was linearly increased with increasing of the amount of FRP wire. The ultimate strength of the 35 MPa specimen confined with 3 layer of FRP wire was increased by 286% compared to control one. When the concrete were effectively confined with FRP wire, horizontal cracks were formed by shearing. It was developed from sudden expansion of the concrete due to confinement ruptures at one side while the FRP wire was still working in hindering expansion of concrete at the other side of the crack. The FRP wire failure strains obtained from FRP wire confined concrete tests were 55~90%, average 69.5%, of the FRP wire ultimate uniaxial tensile strain. It was as high as any other FRP confined method. The magnitude of FRP wire failure strain was related to the FRP wire effectiveness.

• Journal of the Computational Structural Engineering Institute of Korea
• /
• v.26 no.3
• /
• pp.199-205
• /
• 2013

In this study, the methodology for the fatigue life prediction using finite element method(FEM) in wire, bundle and assembly level of the wire harness system and the development of the fatigue life test machine for the numerical analysis are investigated. To obtain stress-life(S-N) histories of the componential wires of the system, five kinds of wires are prepared and applied to the repeated bending motion using developed fatigue life test equipment. Equivalent model of the wire from the rule of mixtures theory is used for the material modeling of sheath and wire core combination. Contact conditions among the wires, taping conditions are established through the bundle level test and numerical bundle analysis. Wire and bundle level results are adopted for the assembly level analysis. For the assembly level analysis, real wire harness system including bundle and grommet is numerically modeled and applied contact condition between wires with real opening motion. The fatigue life more than 700,000 cycles of the assembly is obtained from the FEM, and it is confirmed that the result has good agreement with the experimental result.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.12.2-12.2
• /
• 2010

반도체 소자, 바이오 센서, 태양전지 등에서 집적도 및 소자 성능 향상을 위해서 최근 실리콘 소재를 위주로 한 수직 정렬형 와이어 어레이와 같은 3차원 구조의 소재에 대한 연구가 많이 진행되고 있다. 깊은 반응성 이온 식각법(DRIE: Deep Reactive Ion Etching)과 같은 건식 식각법으로 종횡비가 높은 실리콘 와이어 어레이를 제작할 수 있지만 시간과 공정비용이 많이 소요된다는 단점이 있고 양산성이 없다. 이를 극복하기 위해서 VLS (Vapor-Liquid-Solid)방법이 연구되고 있지만 촉매로 사용되는 금속의 오염으로 인한 소자 성능의 저하를 피할 수가 없다. 본 연구진에서 연구하는 있는 전기화학적 식각법을 사용하면 이러한 문제를 극복하고 매우 정렬이 잘 된 실리콘 와이어 어레이를 제작할 수 있으며 최적 조건을 정립하면 균일하고 재현성 있는 다양한 종횡비의 기판 수직형 실리콘 와이어 어레이를 제작할 수 있다. 또한, 귀금속 촉매 식각법은 금속 촉매를 사용하여 식각을 하지만 VLS 방법과 달리 Top-down 방법을 사용하기 때문에 최종 공정에서 용액에 담구어 귀금속을 식각하여 제거 하면 귀금속 촉매가 실리콘을 오염시키는 일은 배제할 수 있다. 귀금속 촉매 식각법의 경우 사용되는 촉매의 다양화, 포토리소그래피 방법, 그리고 식각 용액의 조성 변화에 따라 다양한 형상의 와이어 어레이를 제작할 수 있으며 이에 대한 결과를 소개하고자 한다. 3차원 실리콘 와이어 어레이를 사용하여 동심원형 p-n접합 와이어 어레이를 제작하면 소수캐리어의 확산거리가 짧아도 짧은 동심원 방향으로 캐리어를 포집할 수 있고 태양광의 입사는 와이어 어레이의 수직 방향이므로 태양광의 흡수도 효율적으로 할 수 있기 때문에 실리콘의 효율 향상을 달성할 수 있다. 이에 대한 본 연구진의 연구결과 및 최근 연구 동향을 발표하고자 한다.

• Proceedings of the KWS Conference
• /
• 2009.11a
• /
• pp.21-21
• /
• 2009

현장의 GMA 용접기는 일반적으로 용접기 본체로부터 와이어 송급장치까지의 거리가 약 50m 정도 떨어져 있고 송급장치로부터 토치까지의 거리는 약 3~5m 정도이다. 특히 국산 GMA 용접기의 와이어 송급장치는 DC 모터의 일종인 프린트모터를 사용하고 있으며 제어기는 오픈루프 제어를 하고 있다. 따라서 와이어 송급속도의 변동을 보상할 수 있는 어떤 수단도 장착되어 있지 않다. 또한 송급장치와 토치간 와이어를 안내하는 케이블 도관의 마찰 때문에 토치 끝단에서의 와이어 송급속도가 불규칙해질 수밖에 없다. 용접 시 와이어 송급속도의 순간적인 변동 때문에 용접부의 전류 파형이 매우 불규칙해지고 이 때문에 용융된 용적이 용융풀로 이행하지 못하고 스패터로 비산하는 현상을 발생시킨다. 본 연구에서는 이를 해결하고자 국산 SCR 용접기 및 인버터 용접기와 호환 가능한 디지털 제어형 와이어 송급장치와 Push-Pull 용접 토치를 개발하였다. 또한, 개발된 시스템을 이용하여 정 역 방향 제어기술을 적용하였고 아크 발생 시의 스패터 최소화 공정을 제안하였다. 실험은 SM490A 강재를 사용하여 BOP(Bead On Plate) 용접을 실행하였다. 용접 중 LabVIEW를 이용하여 아크 발생 초기 전류, 전압 그리고 와이어 송급속도를 측정하였고, 고속 카메라를 이용하여 용접현상을 분석하였다. 본 연구를 통해 아크 발생 초기의 스패터를 최소화하는 공정을 도출할 수 있었다. 용접공정 변수인 아크 발생 초기의 와이어 송급속도, 와이어의 역송급 진행거리 그리고 역송급 판단 시점의 용접 전류 값은 실험을 통해 얻을 수 있었다. 또한, 이 연구를 통해 개발된 시스템의 성능을 평가하였다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.53 no.5
• /
• pp.111-120
• /
• 2016

Wire recognition is one of the important tasks in chip reverse engineering since connectivity comes from wires. Recognized wires are used to recover logical or functional representation of the corresponding circuit. Though manual recognition provides accurate results, it becomes impossible, as the number of wires is more than hundreds of thousands. Wires on a chip usually have specific intensity or color characteristics since they are made of specific materials. This paper proposes two stage wire recognition scheme; image binarization and then the process of determining whether regions in binary image are wires or not. We employ existing techniques for two processes. Since the second process requires the characteristics of wires, the users needs to select the typical wire region in the given image. The histogram characteristic of the selected region is used in calculating histogram similarity between the typical wire region and the other regions. The first experiment is to select the most appropriate binarization scheme for the second process. The second experiment on the second process compares three proposed methods employing histogram similarity of grayscale or HSV color since there have not been proposed any wire recognition method comparable by experiment. The best method shows more than 98% of true positive rate for 25 test examples.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.136-136
• /
• 2010

본 연구에서는 귀금속 촉매 식각법을 이용하여 고효율의 태양전지 응용을 위한 p형 실리콘 와이어 어레이를 제조 하였다. 실리콘 와이어 어레이를 기판에서 분리하기 위해 고무 상의 고분자인 폴리디메틸실록산 (polydimethylsiloxane)을 스핀 코팅을 이용하여 실리콘 와이어 어레이 위에 증착하였다. 희석제의 함량과 스핀코팅의 회전수에 따라 폴리디메틸실록산의 박막두께를 조절하였으며, 기계적 방법으로 실리콘 와이어 어레이를 기판에서 분리할 수 있음을 보여주었다.

• Proceedings of the Korean Nuclear Society Conference
• /
• 1996.11b
• /
• pp.494-499
• /
• 1996

와이어 스프링은 재료 조사시험용 캡슐을 노내에 장·탈착할 때 안내역할을 하고, 조사 시험중 캡슐에 수평방향의 외력이 작용하였을 때 이를 완화해 주는 역할을 하도록 설계되었다. 와이어 스프링의 강성은 특히 내진으로 인한 캡슐의 구조건전성 확보에 중요하므로, 본 연구에서는 스프링 강성에 스프링 와이어의 직경, 길이 그리고 형상이 미치는 영향을 해석하였다. 또한 실험을 통하여 해석 결과와 비교·검토하여 설계 요구사항을 만족하도록 하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.35.2-35.2
• /
• 2011

나노와이어를 제작하는 많은 방법들 중에서 실리콘 기판을 무전해식각하여 실리콘 나노와이어를 제작하는 방법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해식각법을 이용한 실리콘 나노와이어 합성은 단결정 실리콘 나노와이어를 합성할 수 있고, p 또는 n형의 도핑 정도에 따라 원하는 전기적 특성의 기판을 선택하여 제작할 수 있다는 장점을 가지고 있다. 하지만 n형으로 도핑된 기판으로 나노와이어를 제작하였을 경우 식각으로 인한 나노와이어 표면의 거칠기로 인하여, 실제로는 n형 반도체 특성을 나타내지 않는 문제점을 가지고 있다. 따라서 본 연구에서는 무전해식각법으로 합성한 n형 나노와이어의 거칠기를 조절하고 filed-effect transistor (FET) 소자를 제작하여 나노와이어의 전기적 특성변화를 확인하였다. n형 나노와이어의 거칠기를 조절하기 위하여 열처리를 통해 표면을 산화시켰고, 열처리 시간에 따른 나노와이어 FET 소자를 제작하여 I-V 특성을 관찰하였다. 이때 절연막과 나노와이어 계면 사이의 결함을 최소화 하기 위하여 나노와이어를 poly-4-vinylphenol (PVP) 고분자 절연막에 부분 삽입시켰다. 나노와이어 표면의 거칠기는 high-resolution transmission electron microscopy (HRTEM)을 통하여 확인하였으며, 전기적 특성은 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage 값 등을 평가하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.22.2-22.2
• /
• 2011

Si 나노와이어를 합성하는 다양한 방법들 중에서 Si 기판을 나노와이어 형태로 제작하는 무전해 식각법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해 식각법을 이용한 Si 나노와이어는 p 또는 n형의 전기적 특성을 갖는 Si 기판의 도핑농도에 따라 원하는 전기적 특성을 갖는 나노와이어를 얻을 수 있을 것이라는 기대가 있었지만 n형으로 제작된 나노와이어의 경우 식각에 의한 표면의 거칠기 때문에 그 특성을 나타내지 못하는 문제점을 가지고 있다. 본 연구에서는 무전해 식각법을 이용하여 p와 n형 나노와이어를 합성하고 field-effect transistors (FETs) 소자를 제작하여 각각의 특성을 구현하였다. 나노와이어와 절연막 사이의 계면 결함을 최소화하기 위하여 poly-4-vinylphenol (PVP) 고분자 절연막에 나노와이어를 삽입시킨 형태로 소자를 제작하였고, 특히 n형 나노와이어의 표면을 보다 평평하게 하기 위하여 열처리를 진행 하였다. 이렇게 각각의 특성이 구현된 나노와이어를 이용하여 soft-lithography 공정을 통해 complementary metal-oxide semiconductor (CMOS) 구조의 인버터 소자를 제작하였으며 그 전기적 특성을 평가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.536-536
• /
• 2012

나노와이어는 센서, 메모리소자, 태양전지등과 같은 다양한 소자로 응용이 되고 있다. Bottom-up 방법으로 길러진 나노와이어들을 금속전극 위에 정렬 및 접합시킬 때, 나노와이어와 금속전극간의 기계적 접합강도와 안정적인 전기적 특성이 매우 중요하다. 본 연구에서는 열압착 공정과 솔더전극(Cr/Au/In/Au, Cr/Cu/In/Au)을 사용함으로써, 나노와이어를 금속전극에 압입시켜 강한 기계적 접합강도와 안정적인 전기적 특성을 얻을 수 있는 공정을 제안하였다. 나노와이어와 금속 전극간의 접합부 분석을 위해 scanning electron microscopy (SEM)와 transmission electron microscopy (TEM)을 이용하였으며, 기계적 특성은 lateral force microscopy (LFM), 전기적 특성은 semiconductor analyzer (Keithley 4200-SCS)를 사용하여 측정하였다. 접합강도 측정결과 lateral force가 나노와이어에 가해질 때 나노와이어가 파괴되는 힘에서도 나노와이어와 금속전극간의 접합부파괴가 일어나지 않았다. 또한 나노와이어와 금속전극간의 전기적 접촉특성은 안정적인 ohmic contact을 이루었다.