• 한국컴퓨터정보학회논문지
• /
• 제20권5호
• /
• pp.1-12
• /
• 2015

낸드 플래시 메모리는 저전력, 빠른 접근 속도, 저렴한 가격 등의 특징을 가지고 있어 저장장치로 널리 사용되고 있다. 하지만 낸드 플래시 메모리는 제자리 덮어쓰기가 지원되지 않아 기존의 하드 디스크 기반 응용 프로그램을 구동하기 위해서는 FTL(Flash Translation Layer)이 필요하다. FTL은 주소 매핑, 가비지 컬렉션, 마모도 균등화 작업 등을 포함하고 있어 저사양 임베디드 장치에 구현하기에는 메모리와 연산에 대한 비용이 많이 든다. 그래서 이런 장치들을 위해 낸드 플래시 메모리에 최적화된 색인 자료구조들이 연구되고 있다. 연구된 방법들은 쓰기에 소요되는 시간을 줄여 성능을 향상시켰지만 레코드 탐색에 소요되는 시간이 증가된다는 단점을 가지고 있다. 레코드 탐색시간을 증가시키지 않고 쓰기 횟수를 줄이기 위해 본 논문에서는 페이지 매핑 로그 테이블을 이용한 색인 관리 기법을 제안한다. 낸드 플래시 메모리의 단점인 제자리 덮어쓰기 불가로 인해 발생하는 페이지 쓰기 횟수를 줄이기 위해 매핑 로그 테이블은 B+ 트리에서 변경된 노드 페이지 주소를 저장하고 레코드 검색 시 이를 이용한다. 실험 평가를 통해 제안된 기법은 다른 기법들과 비교 시 레코드 탐색에서 발생하는 페이지 읽기 횟수를 최대 약 61% 줄였으며, 레코드 삽입에서 페이지 쓰기 횟수를 최대 약 31% 줄일 수 있었다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.187-192
• /
• 2014

카메라와 같이 연속적인 영상을 제공하는 환경에서 특징 점들을 추출하기 위해 다양한 알고리즘들이 연구되고 있다. 특히, FAST (Feature from Accelerated Segment Test) 알고리즘은 연산 구조가 간단하고 실시간 특징 점 추출이 용이하여 FPGA 기반 하드웨어 가속기로 구현되어 사용되고 있다. 사용된 FAST 하드웨어 가속기는 특징 점을 추출하기 위해 임계값을 필요로 한다. 임계값은 영상에서 추출되는 특징 점의 기준이 되는 값으로, 값의 크기에 따라 추출되는 특징 점의 개수가 정해질 뿐만 아니라 전체 수행시간에도 영향을 주기 때문에, 일정한 수행시간 동안에 많은 특징 점들을 추출하기 위해서는 적절한 임계값 제어 방법이 요구된다. 본 논문에서는 임계값 제어를 위해 PI 제어기를 제안한다. 제안한 PI 제어기는 시험 영상들을 통해 기능 및 성능을 검증하였고, Xilinx Vertex IV FPGA 기반의 로직으로 구현 비용을 계산하였다. 제안한 PI 제어기는 47개의 Flip Flops, 146개의 LUTs, 그리고 91개의 Slices을 사용해, FAST 하드웨어 가속기 2.1%의 Flip Flop, 4.4%의 LUTs, 그리고 4.6%의 Slice에 해당하는 적은 비용으로 구현되었다.

• 한국ITS학회 논문지
• /
• 제19권2호
• /
• pp.89-103
• /
• 2020

고령화 사회에 접어들면서 거동이 어려운 장애인과 고령자의 개인 교통수단에 대한 수요가 증가하고 있다. 실제로 2017년 기준 전국 전동보장구 보급수는 9만여 대로 지속해서 증가하는 추세다. 하지만 장애인 및 고령자의 판단 능력과 조정 능력은 정상인보다 상대적으로 차이가 있는 관계로 주행 중 사고 발생의 가능성이 크다. 다양한 사고의 원인 중 하나는 도로 노면상태의 불균형으로 인해 개인 이동 수단 조향 제어의 간섭이다. 본 논문에서는 이 같은 사고를 예방하고자 도로 노면 상태를 고속으로 인지할 수 있는 암호화 형식 의미론적 분할 알고리즘을 소개한다. 이를 위하여 도로 노면 파손이 포함된 1,500여 장의 학습용 데이터와 150여 장의 테스트용 데이터를 새롭게 구성하였다. 그리고 이를 활용하여 기존의 Encoder와 Decoder 단계로 구성된 Auto-encoder 방식과 달리 Encoder 단계로 이루어진 심층 신경망을 제안하였다. 이 심층 신경망은 기존의 방식과 비교했을 때 평균 정확도(Mean Accuracy)는 4.45% 증가하였고 파라미터는 59.2% 감소하였으며 연산 속도는 11.9% 향상되었다. 이 같은 고속 알고리즘을 활용하여 안전한 개인 이동 수단이 확대 적용되길 기대한다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제16권3호
• /
• pp.1-10
• /
• 2010

본 논문에서는 BRDF를 이용한 재질 렌더링에서 적은 수의 샘플을 사용하면서 화소(pixel) 노이즈가 없는 렌더링 방법을 제안한다. BRDF를 이용한 재질 렌더링에서 이미지 품질을 결정하는데 가장 중요한 요소 중 한가지는 모든 방향으로부터 들어오는 빛의 양을 어떻게 적분할 것인가 이다. 일반적으로 이러한 적분에는 빛의 양을 샘플값들의 합으로 근사시키는 Monte Carlo 기법이 널리 사용된다. 이 방법은 샘플링 수를 늘릴수록 실제 물체의 재질에 가깝게 렌더링이 가능하지만 많은 렌더링 연산이 필요하고, 반대로 샘플링 수를 줄이면 심각한 화소 노이즈가 발생한다. 적은 수의 샘플을 사용하면서도 화소 노이즈가 없는 렌더링을 하기 위해서, 본 논문에서는 BRDF데이터에서 렌더링 결과에 미치는 영향을 고려하여 중요한 부분을 더욱 많이 샘플링 하는 중요 샘플링 기법을 응용하며, 시점 방향에 따른 샘플들을 위치 변화를 최소화한 후, 이 인접한 시점 방향의 샘플들을 엮어서 만든 샘플 쓰레드를 제안한다. 이 샘플 쓰레드는 반사광에 따라 변화하는 샘플들의 자취를 연결한 데이터로, 이는 시점 방향에 따라 연속적으로 변하는 샘플 집합을 갖는다. 따라서 샘플 기반의 렌더링이 기본적으로 가지고 있는 화소 노이즈 현상이 발생하지 않는다. 따라서 적은 수의 샘플 쓰레드로도 노이즈가 없는 만족할만한 렌더링 결과를 얻을 수 있으며, 샘플 쓰레드를 BRDF에 따라 미리 계산해 놓을 수 있어 그래픽 하드웨어를 통한 실시간 BRDF 렌더링이 가능하다.

• 한국융합학회논문지
• /
• 제8권9호
• /
• pp.1-7
• /
• 2017

네트워크 환경의 개발과 고속화가 되면서 수많은 스마트 기기가 개발되고, 사람과 사물의 상호작용을 가능하게 하면서 고속화된 스마트사회를 구현할 수 있다. 사물인터넷의 수가 급증함에 따라 장치, 플랫폼 및 운영 체제, 통신 및 연결된 시스템에 대한 광범위한 새로운 보안 위험 및 문제점들이 부각되고 있다. 사물인터넷(Internet of Things)장비 들이 갖는 물리적인 특성상 기존 일반 시스템에 비해 크기가 작고 저전력, 저비용, 상대적으로 낮은 스펙으로 운용 제작되기 때문에 연산 및 처리 능력이 떨어져 기존 시스템에서 사용하던 보안 솔루션 적용에 한계가 있다. 또한 IoT(Internet of Things)기기들이 네트워크에 항상 연결되어 있는 특성에 따라 도청 및 데이터의 위 변조, 프라이버시 침해, 정보 유출, 비 인가된 접근, 루팅 및 업데이트 취약성 등 개인의 사생활 노출이나 국가의 중요 기밀과 시설에 대한 위협까지 중대한 보안상 문제들이 나타날 수 있다. 따라서 본 논문에서는 사물인터넷(IoT)의 네트워크의 보안위협사례와 피해사례를 조사하고, 취약성을 시나리오를 통해 분석하여 사물인터넷에 의한 재산피해 최소화하기 위한 방안을 제시하였으며, 시나리오를 이용하는 방법으로 취약점을 분석하였다.

• 한국지능시스템학회논문지
• /
• 제21권6호
• /
• pp.679-685
• /
• 2011

본 연구에서는 가정 내 모든 기기가 연결된 하나의 전력선을 모니터링 하여 그 전력선에 연결된 기기 각각의 젼력 소비 상황을 모니터링 하는 NILM(Non-Intrusive Load Monitoring) 시스템 구축에 필요한 신호 분석 알고리즘에 대한 연구를 수행하였다. 본 연구에서 제안한 신호 분석 알고리즘은 전력선에서 관찰된 여러 기기의 전력 소비 패턴이 혼합된 혼합 전력 패턴을 복수개의 시간 구간으로 분리하고, 연속된 시간 구간 사이의 신호 차이를 구한 후, 이 차이 신호를 분석하여 어떤 장치가 현재 시간 구간에서 동작 중인지를 알아낸다. 이 때 시간 구간을 충분히 작게 하고, 신호 분석에 사용되는 특징들이 독립적이고 additivity 특징을 가지도록 선정한다면, 이 차이 신호에는 한 장치의 특징만이 남아 있으므로, 동시에 동작할 수 있는 장치 조합의 수 $2^N$개가 아닌 장치 N 개에 해당하는 특징만을 이용하여 혼합 신호를 분석할 수 있다. 이를 통하여 장치 개수가 증가하더라도 연산량 역시 산술적으로 증가하는 합리적인 확장성을 확보할 수 있다. 실제 가정에서 각 장치의 데이터 패턴을 채집한 후 이를 인위적으로 조합하여 만든 실험 데이터를 활용하여 제안한 방법을 검증하였다. 검증 결과 4개의 장치가 동시에 동작하고 그 장치의 특징들이 제안한 알고리즘에서 제시한 기준을 만족하는 경우, 비록 제한된 실험이었지만 완벽한 분류 성공률을 보였다. 제안된 알고리즘을 실제 사용하기 위해서는 장치의 수를 증가하고, 시간 구간을 조정하며, 신호 혼합 패턴을 다양하게 한 실증적인 연구가 더 필요하다. 하지만 이 경우 본 연구에서 제안한 기준을 만족하는 특징을 선택한다면, 그렇지 않은 경우에 비하여, 일정 정도 성능이 보장되는 NILM 시스템을 구축할 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제31권3A호
• /
• pp.368-376
• /
• 2006

본 논문은 OFDM 변복조 모뎀 설계에 핵심 IP로 사용될 수 있는 파라메터화된 FFT/IFFT 코어 생성기 FCore_GenSim(Parameterized FFT Core Generation & Simulation Program)에 대해 기술한다. Fcore_GenSim은 FFT 코어의 Verilog-HDL 모델을 생성하는 parameterized 코어 생성기(PFFT_CoreGen)와 생성된 코어의 연산 정밀도를 분석해주는 fixed-point 시뮬레이터(FXP_FFTSim)로 구성된다. PFFT_CoreGen은 FFT 길이(64점 ~2048점 범위)와 입력/출력/중간결과/격자계수의 word-length(8-b~24-b 범위, 2-b 단위)를 지정하면, 지정된 사양을 갖는 FFT 코어의 Verilog-HDL 모델을 생성하며, 총 43,659 종류의 코어를 생성할 수 있다. 또한, 사용자의 필요에 따라 CBFP(Convergent Block Floating Point) 스케일링의 적용 여부를 지정할 수 있다. 생성되는 코어의 내부 구조는 FFT 길이에 따라 radix-2, radix-2/4, radix-2/4/8 알고리듬의 혼합구조가 적용되도록 하였으며, 또한 CBFP 스케일링의 적용 여부에 따라서도 R2SDF 단일구조 또는 R2SDF/R2SDC 복합구조가 적용되도록 함으로써 생성되는 코어의 회로 복잡도와 성능이 최적화되도록 하였다.

• 한국통신학회논문지
• /
• 제28권4C호
• /
• pp.365-373
• /
• 2003

본 논문에서는 수정 유클리드 알고리즘을 기반으로 임의의 메시지 길이 k 뿐 아니라 임의의 블록 길이 n를 갖는 RS 부호를 복호할 수 잇는 적응형 RS 복호기를 설계한다. 설계된 복호기는 임의의 길이를 갖는 단축형 RS 부호의 복호 전에 영들을 추가하지 않아도 되므로 단축형 RS 부호에 특히 유리하다. 또한 이들 RS 부호의 오류정정 능력 t의 값을 매 부호어 블록마다 실시간으로 변화시킬수 있으므로 응답 채널이 유용한 경우 채널의 시변 잡음 레벨에 적응적으로 오류 정정 능력을 변화시킬 수 있다. 제시된 복호기 구조는 수정 유클리드 알고리즘에 기반한 4단계는 파이프라인 처리를 수행한다 : (1) 신드롬 계산 (2) MEA 블록 (3) 에러크기 계산 (4) 복호기 실패 검사. 각 단계는 가변 길이의 RS 복호에 적합한 구조를 갖도록 설계된다. 수정 유클리드 알고리즘(MEA) 블록의 새로운 구조를 제시하고, 에러의 크기 계산을 위한 다항식 평가를 위해 역순 출력을 갖는 다항식 평가 회로를 채용한다. MEA 블록은 연산 셀들의 멀티플렉싱 기법과 배속의 전용 클럭 기법(overclocking)을 적용하여 간단한 하드웨어로써 처리 속도를 유지하도록 하였다. 최대 오류정정 능력이 10인 GF($2^8$) 상의 적응형 RS 부호를 VHDL로 설계하고, FPGA에 성공적으로 합성하였다.

• 한국통신학회논문지
• /
• 제28권10C호
• /
• pp.967-983
• /
• 2003

PN (pseudo noise) 수열을 사용하여 주파수대역 확산을 수행하는 대역확산 무선통신시스템에서는 무선 채널로부터 여러 간섭신호 들의 영향을 받게 되는데 협대역 간섭신호는 주파수대역이 겹쳐지는 기존의 통신신호로부터 발생되기도 하고 군사통신에서와 같이 의도적인 방해전파가 원인일 수도 있다. 그런데 PN 변조 및 복조 과정을 통해 협대역 간섭신호의 영향이 감소하기는 하지만, 불충분 한 경우에는 수신부에서 적응 제거기를 사용함으로써 간섭에 의한 신호왜곡을 상당히 감축 시킬 수 있음이 잘 알려져 있다. 여기에서 기존의 적응 제거기의 설계는 PN 복조하기 전에 생성되는 오차신호를 기반으로 하기 때문에 칩 속도로 동작하는 고속의 연산이 필요한 반면에, PN 복조 이후에 생성되는 심볼 오차신호를 설계에 사용하는 새로운 적응 간섭 제거기를 사용하게 되면 계산량을 감축할 수 있게 된다. 본 연구에서 구체적으로 가능한 간섭제거 구조에 대해 논의하였으며, 기존의 구조 및 새로운 구조 들의 성능 분석 및 비교에 공통으로 적용할 수 있는 PN 복조 이후에서의 데이터심볼 평균제곱오차를 이론적으로 고려하였다. 그리고 컴퓨터 모의 실험을 통하여 이론적인 결과들의 타당성을 검증하였다. 비교 결과 성능을 유지하거나 개선하면서 계산량 감축이 가능함을 보였다.

• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1120-1131
• /
• 2006

본 연구는 combined integration/matrix method에 의해 다양한 접지 시스템의 특성을 모의할 수 있는 수치 해석 기법에 관한 연구이다. Combined integration/matrix method는 접지 시스템을 일정한 길이의 요소로 분할하여 미리 적분을 한 후 적분된 길이 요소 기법에 대해 matrix method를 사용하는 방법으로 연산 시간 및 해석시 에러 발생을 줄일 수 있다. 이를 위해 본 연구에서는 수치 해석시 분할 요소 길이에 대한 오차 분석을 통해 최적의 요소길이 산정 방법을 제시하였으며 이를 통해 실규모 접지 시스템의 다양한 형태의 접지 시스템의 성능 분석이 가능하도록 하였다. 오차 분석을 토대로 접지 전극의 길이와 매설 깊이에 따라 적절하게 요소의 길이를 도출한 결과 분할하고자 하는 요소의 길이는 매설 깊이와 접지 도체의 길이에 주요한 상관 관계가 있음을 알 수 있었으며 본 연구에서 제시한 수치 해석 모델링 방법에 따라 3 % 이내의 해석 정확도를 얻을 수 있었다. 또한, 이를 다중 접지계 해석에 적용하여 현재 산업 플랜트 접지 방식에서 가장 논란이 되고 있는 전원 접지계와 신호/통신 접지계의 공통 접지 및 분리 접지의 영향 평가 등에 활용될 수 있음을 보여주었다.