• 한국지능시스템학회논문지
• /
• 제15권2호
• /
• pp.149-162
• /
• 2005

본 논문에서는 실시간 폐쇄회로 화면으로 받은 컬러 이미지에서 얼굴영상을 추출하고 이미 지정된 특정인의 얼굴영상과 비교를 통해 지하철이나 은행 등 공공장소에서의 수배자 등 어떤 특정인을 검출하는 방법을 제안하고자 한다. 감시카메라의 특성상 화면속의 얼굴정보가 임의의 크기로 가변하고 영상 내에서 다수의 얼굴정보를 포함하고 있음을 가정할 때, 얼굴영역을 얼마나 정확하게 검색 할 수 있느냐에 초점을 맞추었다. 이를 해결하기 위하여F.Rosenblatt가 제안한 퍼셉트론 신경망 모델을 기초로 임의의 얼굴영상에 대한 $20{\times}20$ 픽셀로 서브샘플링을 사용한 규준화 작업을 통해서 전면얼굴에서와 같은 인식기법의 효과를 사용하고, 획득한 얼굴후보 영역에 대하여 조명이나 빛에 의한 외부환경의 간섭을 최소화하기 위하여 최적선형필터와 히스토그램 평활화 기법을 이용하였다. 그리고 불필요한 학습을 최소화하기 위하여 달걀형 마스크의 덧셈연산을 전 처리 과정에 추가하였다. 전 처리 과정을 마친 이미지는 각각 세 개의 수용필드로 쪼개어져 특정 위치에 존재하는 눈, 코, 입 능의 정보를 신경망 학습을 통해 최종 결정된다. 또한 각각 다른 초기값을 가지는 3개의 단일셋 네트워크시스템을 병력형태로 구성하여 결과의 정확도를 높여 구현하였다.

• 한국지능시스템학회논문지
• /
• 제14권3호
• /
• pp.253-261
• /
• 2004

게임 이론은 의사 결정 문제와 관련 된 연구와 함께 정립 된 수학적 분석법으로써 1928년 Von Neumann이 유한개의 순수전략이 존재하는 2인 영합게임은 결정적(deterministic)이라는 것을 증명함으로써 수학적 기반을 정립하였고 50년대 초, Nash는 Von Neumann의 이론을 일반화하는 개념을 제안함으로써 현대적 게임이론의 장을 열었다. 이후 진화 생물학 연구자들에 의해 고전적인 게임 이론의 가정에 해당하는 참가자들의 합리성(rationality) 대신 다윈 선택(Darwinian selection)에 의해 게임의 해를 탐색하는 것이 가능하다는 것이 밝혀지게 되었고 진화 생물학자 Maynard Smith에 의해 진화적 안정 전략(Evolutionary Stable Strategy: ESS)의 개념이 정립되면서 현대적 게임 이론으로써 진화적 게임 이론이 체계화 되었다. 한편 이와 같은 진화적 게임 이론에 관한 연구와 함께 생태계의 공진화를 이용한 컴퓨터 시뮬레이션이 1991년 Hillis에 의해 처음으로 시도되었으며 Kauffman은 다른 종들 간의 공진화적 동역학(dynamics)을 분석하기 위한 NK 모델을 제안하였다. Kauffman은 이 모델을 이용하여 공진화 현상이 어떻게 정적 상태(static state)에 이르며 이 상태들은 게임 이론에서 소개되어진 내쉬 균형이나 ESS에 해당한다는 것을 보여주었다. 이후, 몇몇 연구자들 게임 이론과 진화 알고리즘에 기반한 연산 모델들을 제시해 왔으나 실용적인 문제의 적용에 대한 연구는 아직 미흡한 편이다. 이에 본 논문에서는 게임 이론에 기반 한 공진화 알고리즘을(Game theory based Co-Evolutionary Algorithm: GCEA) 제안하고 이 알고리즘을 이용하여 공진화적인 문제들을 효과적으로 해결할 수 있음을 확인하는 것을 목표로 한다.

• 한국지능시스템학회논문지
• /
• 제14권4호
• /
• pp.512-516
• /
• 2004

상황인식(context-aware)은 인간-컴퓨터 상호작용의 단점을 극복하기 위한 방범으로써 많은 주목을 받고 있다. 이 논문에서는 SoC(System-on-a-Chip)로 구현될 수 있는 상황인식 시스템 구조를 제안한다. 제안한 구조는 센서 추상화, 컨텍스트 변경에 대한 통지 메커니즘, 모듈식 개발, if-then 규칙을 이용한 쉬운 서비스 구성과 유연한 상황인식 서비스 구현을 지원한다. 이 구조는 통신 모듈, 처리 모듈, 블랙보드를 포함하는 SoC 마이크로프로세서 부분과 규칙 기반 시스템 모듈을 구현한 하드웨어로 구성된다. 규칙 기반 시스템 하드웨어는 모든 규칙의 조건부에 대해 매칭 연산을 병렬로 수행하고, 규칙의 결론부는 마이크로프로세서에 내장된 행위 모듈을 호출함으로써 작업을 수행한다. 제안한 구조의 SoC 시스템의 규칙의 매칭부분은 SystemC SoC 개발 환경에서 설계하여 구조의 타당성을 확인하였고, 마이크로프로세서에 내장될 행위모듈에 대해서는 소프트웨어적으로 타당성을 확인하였다. 제안한 SoC 기반의 상황인식 시스템 구조는 주거 환경에서 컨텍스트를 인식하여 노인을 보조하는 지능형 이동 로봇 등에 적용될 수 있을 것으로 기대된다.

• 한국인터넷방송통신학회논문지
• /
• 제13권6호
• /
• pp.115-121
• /
• 2013

본 논문은 송신 부호가 대역 제한, 위상 찌그러짐이 존재하는 비선형 통신 채널을 통과할 때 발생되는 부호간 간섭을 보상하기 위한 블라인드 등화 알고리즘인 SE-MMA (Signed-Error MMA)의 roburstness 성능을 개선할 수 있는 DSE-MMA (Dithered Sign-Error MMA)에 관한 것이다. SE-MMA는 등화기의 탭 계수 갱신을 위하여 곱셈 대신 1 bit 양자화기를 사용하므로 알고리즘의 연산량을 줄일 수 있어 H/W 응용에 유리하지만, 양자화 과정에서 발생되는 정보 손실에 의하여 전체적인 블라인드 등화 성능 알고리즘이 MMA보다 열화되는 단점이 있다. DSE-MMA는 SE-MMA의 단점 중에서 roburstness를 나타내는 SER 성능을 개선키 위하여 양자화 전에 dither 신호를 이용하는 Dithered Signed-Error 개념을 MMA에 적용하였으며, SE-MMA 와 MMA 알고리즘이 갖는 부호간 간섭에 의한 진폭과 위상 찌그러짐을 동시 보상 능력을 갖는다. 논문에서 DSE-MMA 블라인드 등화 알고리즘의 성능을 나타내는 지수로는 등화기 출력 신호, 잔류 isi, MD (Maximum Distortion), MSE와 SER를 사용하였으며, 이들 성능 지수를 적용할 때 SE-MMA 알고리즘과 비교하기 위하여 컴퓨터 시뮬레이션을 수행하였다. 시뮬레이션 결과 DSE-MMA가 SE-MMA 보다 roburstness 와 정상 상태 이후 성능 지수의 양에서 개선됨을 알 수 있었지만, 초기 상태에서 정상 상태에 도달하는 수렴 속도에서는 늦어짐을 확인하였다.

• 한국통신학회논문지
• /
• 제18권5호
• /
• pp.708-720
• /
• 1993

BISDN/ATM 네트워크의 트래픽 관리를 위한 새로운 예방제어 기법은 크게 연결 승인제어(CAC), 사용자 파라메타(UPC), 우선순위제어 등으로 나뉘어 진다. 이중 사용자 파라메타 제어는 이미 승인된 연결들(connections)의 서비스 품질을 보장해 주기 위해 중앙 네트워크의 진입부에서 승인된 파라메타를 계속적으로 감시하고, 협의된 파라메타를 위반한 트래픽이 발견될 때는 적절한 제어조치를 수행하여 네트워크의 과잉밀집일 막는다. 본 논문에서는 트래픽 제어기법중 사용자 파라메타 제어에 초점을 맞추어 논술하고, 기존의 UPC 모델들의 단점을 개선시킨 GRACE-LB(Guaranteed Rate Acceptance & Control Element-Leaky Buckey)을 설계, 제안 하였다. GRACE-LB은 기존의 LB 모델을 수정하여 Cell 버퍼를 없애고 토큰 풀(Token-Pool)을 둘로 구분하였으며, '주기토근'의 개념을 도입하여 토큰 발생형태를 트래픽 소스와 같은 버스트 특성을 갖게했다. 이를 통하여 본 GRACE-LB은 기존 UPC 모델들이 제어하기 어려웠던 버스티한(bursty) 트래픽의 평균전송률(ABR) 및 버스트 기간(burst duration)에 대해 효과적인 제어를 수행한다. 또한 Cell 버퍼가 없고 간단한 연산만을 이용하여 구현이 가능하므로 어느 곳 이든지 쉽게 설치될 수 있는 장점이 있다.

• 한국통신학회논문지
• /
• 제39B권12호
• /
• pp.831-841
• /
• 2014

RFID 시스템은 무선 통신을 이용하여 운용되기 때문에 외부의 불법적인 공격에 노출되어 있으며 이에 대한 시스템 침해의 위험성이 높다. 이러한 공격들에 대한 보안 기법들 중 PUF 기반의 인증 기법이 존재한다. 그러나 기존의 PUF 기반 기법들은 해쉬나 AES 알고리즘을 함께 이용하기 때문에, 비용 및 성능적인 측면에서 저비용 RFID 태그에 적합하지 않다. 본 논문에서는, 저비용 RFID 인증을 위하여 PUF 기반 암호화 프로세서와 이를 이용한 상호 인증 프로토콜을 제안한다. PUF의 challenge-response 쌍들을 인증키로 활용하고, 이를 PUF의 특성을 이용하여 암호화함으로써 해쉬 및 AES 등의 알고리즘 사용을 배제하였다. 매 세션마다 변경되는 암호화 방법과 일회성 난수를 이용한 XOR 연산 기법을 활용함으로써 공격자의 challenge-response 쌍에 대한 분석을 차단하여 시스템 공격을 무력화 시킨다. 또한, PUF 특성으로 인하여 물리적 공격에 강하고 태그에 저장된 인증 데이터가 존재하지 않기 때문에 물리적 공격에 의한 태그 복제 위험을 방지한다. 제안된 PUF 기반의 암호화 프로세서는 저비용으로 구현되며 저면적 및 저전력의 특징을 갖는다.

• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.403-410
• /
• 2008

본 논문에서는 공간다중화 방식을 사용하는 다중 안테나 시스템의 수신부에서 사용가능한 QRM-MLD 신호검출기법을 위한 새로운 변형된 형태를 제안한다. 원래의 QRM-MLD 신호검출 기법은 채널의 QR분해 및 M-algorithm을 결합한 형태로써, ML 수신기법에 비해 상대적인 복잡도가 현저하게 낮아지면서, ML에 근접한 성능을 보이나, 전송속도를 높이기 위해 안테나 개수가 증가하거나 성상도의 크기가 증가하면 그 복잡도가 크게 증가하여 하드웨어 구현을 어렵게 하는 단점을 가지고 있다. 이러한 단점을 극복하기 위해 다양한 변형된 형태가 제안되었고, 대표적인 방법으로 성상점들을 ranking화하여 필요한 성상점에 대해서만 연산을 수행함으로써 복잡도를 감소시키는 방법이 있다. 그러나, 성상점들의 ranking화를 사용하는 QRM-MLD 방식의 성능이 원래의 QRM-MLD의 성능에 비해 현격히 저하된다. 본 논문에서는 ranking화를 사용하는 QRM-MLD의 신호검출 기법이 성능열화를 겪게 되는 이유를 분석하고, 이를 극복함으로써 새로운 변형된 형태의 QRM-MLD기법을 제안한다. 모의실험을 통해 제안된 방식의 성능을 기존 방법들과 비교하여, 제안된 방식이 원래의 QRM-MLD 신호검출방식의 성능을 달성하면서 복잡도는 ranking화를 사용하는 QRM-MLD기법과 유사하다는 것을 보인다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제21권3호
• /
• pp.1-10
• /
• 2015

최근 각광받고 있는 몰입감 있는 콘텐츠 소비 공간을 효율적으로 구축하기 위해서 전방 프로젝션 시스템이 많이 사용되고 있다. 하지만 전방 프로젝션 환경에서는 프로젝터와 투사면 사이에 사용자가 위치할 경우 그림자가 투사면 위에 나타나 중요한 정보를 가리거나 사용자의 몰입감을 저해한다. 이러한 이유로 전방 프로젝션 환경에서 그림자를 지우고자 하는 시도가 이전부터 있었다. 전방 프로젝션 환경에서 그림자를 지우는 방법은 생성된 그림자 영역을 다른 각도의 프로젝터를 이용하여 빛을 보정해주는 방식을 사용한다. 이 과정에서 그림자 영역을유추할때 정확도만을 추구하는 방법은 연산시간이 너무 오래 걸리게 되고, 단순하게 유추하는 방법은 불필요한 영역까지도 그림자 영역으로 유추하는단점이 존재한다. 따라서 본 논문에서는 깊이 카메라에서 획득할수 있는 스켈레톤 정보를 이용하여 계산량은 적지만 사용자가 생성해내는 그림자에 가까운 모양을유추하여 효과적으로 그림자를 지워주는 방법을 제안한다. 또한 사용자가 움직일때 생성되는 그림자의 잔상이 남지 않도록 디스턴스 필드(distance field)를 이용한 마스크 생성 방법을 제안한다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.57-63
• /
• 2014

본 논문은 전력소모와 면적을 줄인 지연된 피드-포워드 경로를 갖는 3차 SDM 구조를 제안하였다. 제안한 SDM은 기존의 적분기 2개로 구현된 3차 SDM(Sigma-Delta Modulator) 구조를 개선하였다. 제안된 구조에서는 기존 구조의 둘째 단에 지연된 피드-포워드 경로를 삽입함으로써 첫째 단의 계수 값을 2배로 증가시킬 수 있어 기존구조에 비하여 첫째 단 적분기 커패시터($C_I$)를 1/2로 감소시킬 수 있다. 그러므로 첫째 단 적분기의 부하 커패시턴스가 1/2로 작아지기 때문에 첫째 단 연산증폭기의 출력전류는 51%, 첫째 단의 커패시터 면적은 48% 감소되어 제안한 구조는 전력과 면적을 최적화 할 수 있다. 본 논문에서 제안한 구조를 이용하여 설계된 3차 SC SDM은 $0.18{\mu}m$ CMOS 공정에서 공급전압 1.8V, 입력신호 1Vpp/1KHz, 신호대역폭 24KHz, 샘플링 주파수 2.8224MHz 조건으로 시뮬레이션 하였다. 그 결과 SNR(Signal to Noise Ratio) 88.9dB, ENOB(Effective Number of Bits) 14비트이고 SDM의 전체 전력소모는 $180{\mu}W$이다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.20-35
• /
• 2016

본 논문에선 병렬 십진 곱셈기의 축약 단계의 면적과 지연시간을 감소시켜 성능을 향상시키기 위해 다중 피연산자 십진 CSA과 개선된 십진 CLA를 이용한 트리 구조를 제안한다. 제안한 부분곱 축약 트리는 십진수 부분곱에 대해 다중 피연산자 십진 CSA를 사용하여 빠르게 부분곱을 축약한다. 각 CSA에서는 리코딩에 입력의 범위를 제한함으로써 가장 간단한 리코더 로직을 얻는다. 그리고 각 CSA는 특정한 아키텍처 트리의 특정한 위치에서 범위가 제한된 십진수를 더하기 때문에 부분곱 축약 단계의 연산을 효율적으로 수행할 수 있다. 또한, 사용되는 십진 CLA의 로직을 개선하여 BCD 결과를 빠르게 얻을 수 있다. 제안한 십진 부분곱 축약 단계의 성능의 평가를 위해 Design Compiler를 통해 SMIC사의 180nm CMOS 공정 라이브러리를 이용하여 합성하였다. 일반 방법을 이용하는 축약 단계에 비해 제안한 부분곱 축약 단계의 지연시간은 약 15.6% 감소하였고 면적은 약 16.2% 감소하였다. 또한 십진 CLA의 지연시간과 면적이 증가가 있음에도 불구하고 전체 지연시간과 전체 면적이 감소함을 확인하였다.