• 한국컴퓨터정보학회논문지
• /
• 제8권1호
• /
• pp.1-6
• /
• 2003

능동규칙의 조건부 평가는 사건이 발생할 때마다 수행되기 때문에 조건부 처리 방법에 따라 시스템의 성능에 중요한 영향을 미친다. 그래서 능동 데이터베이스의 성능 향상을 위해 능동규칙의 조건부에 관한 연구가 매우 중요한 요소가 되며. 조건부에서 발생되는 연산 처리시간을 최소화 시켜야만 시스템의 성능을 높일 수 있다. 본 논문에서는 조인연산과 선택연산을 효율적으로 처리할 수 있는 트리 처리 시스템을 제안한다. 실험 결과 본 논문에서 제안한 트리 처리 시스템은 기존의 조건부 평가 방법보다 능동규칙의 조건부 처리에 대한 평가비용이 적게 소요됨을 알 수 있다.

• 한국통신학회논문지
• /
• 제9권1호
• /
• pp.25-29
• /
• 1984

연산 증폭기의 능동 보상은 주파수의 증가에 따라 연산 증폭기의 위상천이와 이득의 감소를 보상한 것으로 이 결과를 VCVS와 번전 적분기에 적용하였다. VCVS의 경우 제안된 보상회로의 위상천이는 주파수에 無關하고 보상회로의 궤환저항의 比에 따라서 Soliman에 의해 제안된 보상회로보다 이득특성이 개선되며 Voltage-follower의 경우도 동일한 보상회로로서 주파수에 無關하게 위상이 보상되고 이득특성 또한 개선되었다. 그밖에 반전 적분기에서 Q-factor를 더욱 증가시키는 보상회로도 제시하였다.

• 대한전자공학회논문지
• /
• 제20권4호
• /
• pp.24-29
• /
• 1983

본 논문에서는 32bit 부동 소수점 처리장치를 IEEE 표준에 따른 데이터 양식에 맞도록 설계하여 TTLIC로서 구성하였고 이 시스템과 Z-80 마이크로프로세서와 부동 소수점 4칙 연산에 관한 실행시간을 비교해 본 결과 10배 이상의 시간단축을 보았다. 제어회로 설계에는 AHPL(A Hardware Programming Language)을 사용하였고 TTL IC로 구성하였으나 연산장치와 제어장치를 1칩으로 만들 수 있는 기초를 이룩하였다. 이것을 조금 더 복원하면 32bit 컴퓨터의 연산장치로써 사용될 수 있음을 확신하였다.

• 한국통신학회논문지
• /
• 제16권12호
• /
• pp.1236-1248
• /
• 1991

행렬 분해방식에 의한 새로운 고속 DCT 연산 방법을 유도하였다. N점 DCT변환을 N/2점 DCT 변환과 2개의 N/4점 변환들로 얻을수 있었다. 이 방법은 곱셈작용이 대부분 신호 흐름도상의 출력단에 가깝게 있게 되어 유한길이 연산인 경우에 발생하는 반올림 오차량이 기존의 Lee와 Chen 방법에 비하여 배우 적다는 점이 장점이다. 그리고 곱셈작용의 위치는 다르지만 동일 연산량을 갖는 또다른 3개의 DCT 행렬분해 결과도 보였다.

• 한국정보통신학회논문지
• /
• 제2권1호
• /
• pp.147-156
• /
• 1998

본 논문에서는 다치 논리를 이용한 연산기를 설계하였다. 다치 논리를 구현하기 위해서 전류모드 CMOS 회로를 이용하였으며 이진 전압모드 신호를 다치 전류모드 신호로 바꾸어 주는 인코더와 연산 결과인 다치 전류모드 신호를 이진 전압모드 신호로 바꾸어 주는 디코오더를 사용하여 기존의 이진 시스템에 적용할 수 있도록 하였으며, 승산기 설계시 부분곱 수를 줄이기 위하여 기존의 Booth 알고리즘을 확장한 4진 SD수 부분곱 발생 알고리즘을 사용하였다. 제안된 회로는 SPICE 시뮬레이션 및 FPGA Chip을 이용한 하드웨어 에뮬레이션으로 그 유효함을 확인하였다

• 한국통신학회논문지
• /
• 제17권11호
• /
• pp.1264-1270
• /
• 1992

Morphological 필터는 다양한 structuring element로서 morphological 연산으로 구성된다. 두개의 기본적인 morphological 연산은 erosion과 dilation이다. 두 연산에 기본을 두고 OC, CO 필터가 정의된다. 가우시안 잡음이 포함된 이미지의 잡음을 제거할 경우 OC 필터의 성능이 CO의 성능보다 우수함을 확인하였다. 본 논문에서는 이미지 처리에 있어서 하이브리드 메디안 필터를 구성하여 다른 필터 보다 화질의 선명도를 개선하고 컴퓨터 시뮬레이션을 통하여 해석하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권1호
• /
• pp.43-52
• /
• 1999

이 논문은 다른 병렬컴퓨터들의 비교를 통한 예를 이용하여 다음의 3 질문엣 중점을 두었다. (ⅰ) 각각의 다른 효율의 기준들이 다르게 적용되었을 때 어떻게 비교할 수 있는가\ulcorner (ⅱ) 병렬 컴퓨터의 설계에 있어서 연산과 통신 등의 구조적인 균형이 어떻게 컴퓨터의 효능에 영향을 미치게 되는가\ulcorner(ⅲ) 작은수의 빠른 프로세서들을 가진 병렬 컴퓨터와 많은 수의 덜 빠른 프로세서들을 가진 병렬컴퓨터중 어떤 것이 더 나은가\ulcorner 이 논문에서는 병렬컴퓨터 MasPar 16K 프로세서 MP-1과 4K 프로세서 MP-2가 예로써 비교된다. MP-2는 MP-1보다 프로세서의 개수는 적지만, 프로세서의 연산속도는 MP-1 보다 4-5 배 빠르다. 3가지의 다른 잘 알려진 수치 알고리즘들을 이용한 연산, 통신, 메모리 접근 그리고 기타의 오버헤드의 분석을 통하여 위의 질문들이 연구된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 춘계학술발표대회
• /
• pp.18-19
• /
• 2014

멀티프로세서 시스템 온칩 (MPSoC) 플랫폼은 고성능 임베디드 시스템을 위한 핵심 구성요소이다. MPSoC 를 구성하는 각각의 처리요소 (processing element, PE)는 대응하는 태스크의 연산 특징에 맞춤으로 최적화되어 있어야 한다. 갈수록 증가하는 고성능의 요구에 따라 동종 MPSoC 는 각각의 태스크 연산 특징에 최적화된 다양한 PE 를 보유한 이기종 MPSoC 로 발전되어 왔다. 따라서 이기종 MPSoC 의 코어들은 응용에 특화된 맞춤형 명령어 세트로 설계된다. 하지만 이러한 이기종성은 다양한 태스크로 구성된 응용들을 어떻게 서로 다른 특성을 지닌 PE 들에 매핑해야 최적의 시스템을 구성할 지를 결정해야 하는 부담을 컴파일러와 같은 툴에 지우고 있다. 잘못된 매핑은 시스템 성능을 현저히 저하시킬 소지가 있다. 본 연구에서는 멀티미디어 응용 태스크의 연산 패턴을 분석하여 최적의 태스크 매핑을 결정하는 기법을 제안하고 있다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제27권11호
• /
• pp.1115-1122
• /
• 2000

기존의 블록 정합 알고리즘인 FS(Full Search) 알고리즘은 정확한 움직임 벡터를 구할 수 있으나 요구되는 계산량이 많다. 반면에 국부 탐색을 하는 고속 블록 정합 알고리즘은 FS보다 빠른 탐색을 할 수 있으나 FS 보다 정합 오차가 크다. 본 연구는 전역탐색을 하는 유전자 알고리즘에 빠른 탐색을 하는 블록 정합 알고리즘인 NTSS(New Three Ste Search)알고리즘을 제안한다. 제안한 방법에서 각 염색체는 움직임 벡터를 표현하며 초기 염색체는 탐색 공간의 중심 탐색점 가까이에 고정적으로 발생시키고 각 염색체는 MSE(Mean Square Error)값으로 평가된다. 평가된 염색체 중 작은 MSE값을 가지는 염색체가 NTSS의 탐색점 수만큼 다음 세대의 탐색점으로 선택된다. 선택된 염색체는 세대를 거치면서 돌연변이 연산과 교배연산이 행해지고 이 때 돌연변이 연산의 크기는 NTSS의 탐색 단계 크기가 된다. 제안한 세대 수 만큼 반복 후 최소의 MSE 값을 가지는 유전자가 해당 블록의 움직임 벡터가 된다. 시뮬레이션 결과 제안한 방법을 가장 우수한 성능을 가지는 FS와 유사한 MSE 값을 얻을 수 있었고 동시에 FS에서 요구되는 계산량에 비해 많은 계산량을 줄일 수 있었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 추계학술발표대회
• /
• pp.176-178
• /
• 2012

SSD는 제자리 덮어쓰기가 안되기 때문에 가비지 컬렉션 연산을 수행한다. 가비지 컬렉션은 동작 시간이 긴 삭제 연산과 유효페이지 복사 연산이 자주 발생하여 SSD의 Active Time을 길게하고 전력소모를 증가시킨다. 본 논문에서는 SSD에서 입력데이터와 일치하는 무효데이터를 재활용함으로써 가비지 컬렉션 횟수를 줄이고, 기존 방법과 비교하여 소모된 전력량을 측정하였다. 무효데이터 재활용 기법을 사용할 때 활성시간의 전력소모가 약 32% 감소했고 전체 전력소모량은 약 17% 감소함을 확인했다.