• Journal of the Korea Society of Computer and Information
• /
• v.8 no.1
• /
• pp.1-6
• /
• 2003

As the condition evaluation of the active rules is performed whenever an event occurs, the performance of the system is influenced greatly depending on the conditions Processing method. Therefore, a study on evaluating the conditions of active rules becomes a very important element for enhancing the performance of active database. and the processing time of the calculation generated from the conditions must be minimized in order to improve the Performance. In this paper, the tree processing system which can effectively Process the join and selection operations is proposed. The experimental results show that tree processing system has the lower evaluation cost for the conditions processing of the active rules than the existing methods.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.9 no.1
• /
• pp.25-29
• /
• 1984

The active compensation of operational amplifeir is that it compensates the phase shift and the attennation of gain of OP Amp, according as the frequency increases. The compensation circuit is applied to VCVS and interting integrator. For VCVS, the phase shift of proposed compensated circuit is not concern with the frequency and the gain chracteristic is better than the proposde circuit by Soliman, according as the rate of feedback resistors of compensated circuit changes. Voltage follower accomplishies compgnsation using the same circuit. Also, the compensation circuit to increase O-ffactor in inverting integrator is proposed.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.20 no.4
• /
• pp.24-29
• /
• 1983

In this paper, a floating-point processor which satisfied the subset of the proposed IEEE standard has been designed and realized by TTL chips. This processor consists of a floating-point arithmetic unit and a control sequencer. AHPL has been used in the design of sequencer. The execution times for the arithmetic operations were measured and compared with other microprocessor. The results had shown faster operations compared to the Z-80 processor. Though this processor was built by TTL chips, it could be fabricated as a one-chip processor.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.16 no.12
• /
• pp.1236-1248
• /
• 1991

A new fast algorithm for computing the discrete cosine transform(DCT) Is developed decomposing N-point DCT into an N /2-point DCT and two N /4 point transforms(transpose of an N /4-point DCT. TN/t'and)It has an important characteristic that in this method, the roundoff noise power for a fixed point arithmetic can be reduced significantly with respect to the wellknown fast algorithms of Lee and Chen. since most coefficients for multiplication are distributed at the nodes close to the output and far from the input in the signal flow graph In addition, it also shows three other versions of factorization of DCT matrix with the same number of operations but with the different distributions of multiplication coefficients.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.2 no.1
• /
• pp.147-156
• /
• 1998

In this paper, an arithmetic processor using multi-valued logic is designed. For implementing of multi-valued logic circuits, we use current-mode CMOS circuits and design encoder which change binary voltage-mode signals to multi-valued current-mode signals and decoder which change results of arithmetic to binary voltage-mode signals. To reduce the number of partial product we use 4-radix SD number partial product generation algorithm that is an extension of the modified Booth's algorithm. We demonstrate the effectiveness of the proposed arithmetic circuits through SPICE simulation and Hardware emulation using FPGA chip.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.17 no.11
• /
• pp.1264-1270
• /
• 1992

MF(Morphological filter) is generally composed of several morphological operation, which are the diverse structuring element. The two basic operation are erosion and dilation. The two other operation, opening and closing, are defined based on these two operation. Performance of open-closing(OC) is better exellent than close-opening(CO) to reduce noise of image data with Gaussian noise. In this paper, to use the hybrid median filter in processing the image, is shown that hybrid median filter has better results image quality than other filters, to analyze by computer simulation.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.1
• /
• pp.43-52
• /
• 1999

이 논문은 다른 병렬컴퓨터들의 비교를 통한 예를 이용하여 다음의 3 질문엣 중점을 두었다. (ⅰ) 각각의 다른 효율의 기준들이 다르게 적용되었을 때 어떻게 비교할 수 있는가\ulcorner (ⅱ) 병렬 컴퓨터의 설계에 있어서 연산과 통신 등의 구조적인 균형이 어떻게 컴퓨터의 효능에 영향을 미치게 되는가\ulcorner(ⅲ) 작은수의 빠른 프로세서들을 가진 병렬 컴퓨터와 많은 수의 덜 빠른 프로세서들을 가진 병렬컴퓨터중 어떤 것이 더 나은가\ulcorner 이 논문에서는 병렬컴퓨터 MasPar 16K 프로세서 MP-1과 4K 프로세서 MP-2가 예로써 비교된다. MP-2는 MP-1보다 프로세서의 개수는 적지만, 프로세서의 연산속도는 MP-1 보다 4-5 배 빠르다. 3가지의 다른 잘 알려진 수치 알고리즘들을 이용한 연산, 통신, 메모리 접근 그리고 기타의 오버헤드의 분석을 통하여 위의 질문들이 연구된다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2014.04a
• /
• pp.18-19
• /
• 2014

멀티프로세서 시스템 온칩 (MPSoC) 플랫폼은 고성능 임베디드 시스템을 위한 핵심 구성요소이다. MPSoC 를 구성하는 각각의 처리요소 (processing element, PE)는 대응하는 태스크의 연산 특징에 맞춤으로 최적화되어 있어야 한다. 갈수록 증가하는 고성능의 요구에 따라 동종 MPSoC 는 각각의 태스크 연산 특징에 최적화된 다양한 PE 를 보유한 이기종 MPSoC 로 발전되어 왔다. 따라서 이기종 MPSoC 의 코어들은 응용에 특화된 맞춤형 명령어 세트로 설계된다. 하지만 이러한 이기종성은 다양한 태스크로 구성된 응용들을 어떻게 서로 다른 특성을 지닌 PE 들에 매핑해야 최적의 시스템을 구성할 지를 결정해야 하는 부담을 컴파일러와 같은 툴에 지우고 있다. 잘못된 매핑은 시스템 성능을 현저히 저하시킬 소지가 있다. 본 연구에서는 멀티미디어 응용 태스크의 연산 패턴을 분석하여 최적의 태스크 매핑을 결정하는 기법을 제안하고 있다.

• Journal of KIISE:Software and Applications
• /
• v.27 no.11
• /
• pp.1115-1122
• /
• 2000

기존의 블록 정합 알고리즘인 FS(Full Search) 알고리즘은 정확한 움직임 벡터를 구할 수 있으나 요구되는 계산량이 많다. 반면에 국부 탐색을 하는 고속 블록 정합 알고리즘은 FS보다 빠른 탐색을 할 수 있으나 FS 보다 정합 오차가 크다. 본 연구는 전역탐색을 하는 유전자 알고리즘에 빠른 탐색을 하는 블록 정합 알고리즘인 NTSS(New Three Ste Search)알고리즘을 제안한다. 제안한 방법에서 각 염색체는 움직임 벡터를 표현하며 초기 염색체는 탐색 공간의 중심 탐색점 가까이에 고정적으로 발생시키고 각 염색체는 MSE(Mean Square Error)값으로 평가된다. 평가된 염색체 중 작은 MSE값을 가지는 염색체가 NTSS의 탐색점 수만큼 다음 세대의 탐색점으로 선택된다. 선택된 염색체는 세대를 거치면서 돌연변이 연산과 교배연산이 행해지고 이 때 돌연변이 연산의 크기는 NTSS의 탐색 단계 크기가 된다. 제안한 세대 수 만큼 반복 후 최소의 MSE 값을 가지는 유전자가 해당 블록의 움직임 벡터가 된다. 시뮬레이션 결과 제안한 방법을 가장 우수한 성능을 가지는 FS와 유사한 MSE 값을 얻을 수 있었고 동시에 FS에서 요구되는 계산량에 비해 많은 계산량을 줄일 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.11a
• /
• pp.176-178
• /
• 2012

SSD는 제자리 덮어쓰기가 안되기 때문에 가비지 컬렉션 연산을 수행한다. 가비지 컬렉션은 동작 시간이 긴 삭제 연산과 유효페이지 복사 연산이 자주 발생하여 SSD의 Active Time을 길게하고 전력소모를 증가시킨다. 본 논문에서는 SSD에서 입력데이터와 일치하는 무효데이터를 재활용함으로써 가비지 컬렉션 횟수를 줄이고, 기존 방법과 비교하여 소모된 전력량을 측정하였다. 무효데이터 재활용 기법을 사용할 때 활성시간의 전력소모가 약 32% 감소했고 전체 전력소모량은 약 17% 감소함을 확인했다.